HDL Designer代码审查

最新推荐文章于 2025-03-27 10:46:10 发布
最新推荐文章于 2025-03-27 10:46:10 发布
阅读量7.8k 收藏 141
点赞数 13
分类专栏： 可编程逻辑器件软件测试 文章标签： 经验分享
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/qq_40531974/article/details/117228112
版权
本文介绍了如何使用HDLDesigner进行代码审查，包括软件安装、license启用、项目创建、设置设计规则和检查策略，以及如何查看和处理代码审查结果。通过这个工具，可以自动化检查代码规范并确保设计质量。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

在这里插入图片描述

代码审查

作者：Saint
掘金：https://juejin.im/user/5aa1f89b6fb9a028bb18966a
微博：https://weibo.com/5458277467/profile?topnav=1&wvr=6&is_all=1
GitHub：github.com/saint-000
知乎：https://www.zhihu.com/people/saint-80-61/columns
在这里插入图片描述
代码审查：
在这里插入图片描述

1.HDL Designer—设计复用、创建和管理工具
1.1主要的优点：
（1）采用多种高级设计输入工具，快速创建设计；
（2）快速地分析设计代码，评估代码，对RTL代码进行图形化处理；
（3）内置与其他EDA工具和版本管理工具的接口；
2.安装HDL Designer
执行HDS_win.exe文件，按照默认设置安装HDL Designer软件。
在这里插入图片描述
3.关于license的启用
在安装根目录下的license文件夹中开启lmtools.exe许可程序，在config services中配置各文件路径。
在这里插入图片描述
4.使用HDL Designer
4.1启动和创建新的项目
新建工程：
在这里插入图片描述
选择工程路径与库路径：
在这里插入图片描述
4.2添加被测源代码
在这里插入图片描述
选中被测软件源代码所在的目录：
在这里插入图片描述
在这里插入图片描述
4.3 设置顶层文件：右键顶层文件选择Set Dseign Root
在这里插入图片描述

4.4 设置规则扫描策略
点击DesignChecker，将My _Essentials_Policy设置为缺省的策略
在这里插入图片描述

双击任意策略（例如My_Essentials_Policy），可以看到该策略中对应详细的规则说明
在这里插入图片描述
选中任意规则，右键Base Rule Details可查看相应的规则实例
在这里插入图片描述
在这里插入图片描述
注：可在DesignChecker中新建Ruleset或者Policy，新建策略规格后可在软件根目录下查看新增的规则记录文件
在这里插入图片描述
在这里插入图片描述

4.5 对被测件进行代码审查
选中被测件顶层文件，右键点击Check，选择Run Through Design Root进行设计规则检查
在这里插入图片描述

4.6 查看代码审查结果
在这里插入图片描述
HDL Designer 通过设计策略自动化检查代码编写规范并得出设计检查结果
在这里插入图片描述

双击Error，可以查看具体违例信息，采用人工走查相结合的方式确认缺陷是否误报

Mentor HDL Designer Series 2010.2a Linux 1CD
sdmmrj的博客
07-17 1110
Mentor.Graphics.FormalPro v2008.2.0 Solars 1CD Mentor.Graphics.FPGA.Advantage.v8.2-ISO 1CD（FPGA全流程设计工具） Mentor.Graphics.FPGA.Advantage.For.Hdl.Design.v5.4 1CD Mentor Graphics HDL Designer 2015.1b W
泛联新安EDA系列——国内自主研发，首款集成双国军标的HDL代码缺陷管理平台VHawk
m0_50579386的博客
07-18 2959
泛联新安EDA系列 —— 国内自主研发，首款集成双国军标的HDL代码缺陷管理平台VHawk
FPGA进行静态测试
weixin_45758918的博客
02-25 345
hdl designer cpplint
Mentor Graphics HDL Designer Series (HDS) 2021用于设计、分析和编辑您的项目文档
01-28
Mentor Graphics HDL Designer Series (HDS) 2021是一个专业和有效的应用程序，用于设计、分析和编辑您的项目文档。 它是一个强大而全面的应用程序，提供了深入的分析能力，高级的创建编辑器，以及完整的项目和工作流管理。 这是一个有用和高效的应用程序，它提供了灵活的设计环境，难以置信地提高了单个工程师和团队的生产力。 它还提供了一个完全灵活的设计和与管理工具的集成，确保设计工作流程的所有阶段的可追溯性。 它允许您分析、评估和可视化复杂的RTL位，集成的HDL代码分析和完整的项目中的连接分析。 使用这个神奇的工具，您将能够在Verilog、VHDL和混合过程中创建项目，以帮助管理数据。 安装说明：https://blog.youkuaiyun.com/hongfu951/article/details/11 解压密码：123
Altium Designer安装教程
最新发布
weixin_61733189的博客
03-27 2224
Keil提供了包括C编译器、宏汇编、链接器、库管理和一个功能强大的仿真调试器等在内的完整开发方案，通过一个集成开发环境（μVision）将这些部分组合在一起。目前软件对中文的支持不友好，不建议安装网上的一些汉化包之类的。另外建立的工程文件路径也尽量不要存在中文，否则可能会出现一些异常。演示版本：5.24a。
HDL Designer介绍
DanielZql的博客
05-09 8232
HDL Designer—设计复用、创建和管理工具 HDL Designer Series 是Mentor Graphics公司独有、完善的硬件设计复用、创建和管理环境，广泛地应用在FPGA, 平台化FPGA, 结构化ASIC，ASIC和SoC等多种设计流程中。HDL Designer可以实现HDL与图形方式混合的层次化设计，结合数据管理、版本管理、文档管理、设计流程管理等全面的设计管理功能，为大规模设计提供了有力的支持。HDL Designer提供和多种仿真器、综合器的接口，用户可以根据实际情况定制自己
HDL Designer使用教程
m0_63302910的博客
09-24 1990
新建一个独立的代码规则检查工程，在弹出的对话框中，需要填写对应的工程名。程，通常情况下，工具会自动识别设计的顶层文件。顶层文件进行检查，可通过手动设置顶层文件，具体方法如图。工具中设置代码规则检查所使用的规则集，具体设置流程如下。解压完成后进行代码规则检查工具的安装过程，具体。”，依次粘贴到为工程新建的规则集“所示，完成添加目标库操作后，点击。代码的顶层文件才能进行代码检查流。”文件夹选择中需要添加的规则集“所示，可依据代码规则检查报出的。”将其设置为该流程的规则集，完成规则集的建立后，可点击“
明导国际HDL Designer新增支持Altera和Xilinx规则集
11-28
明导国际 (Mentor Graphics) 日前宣布其HDL Designer Series设计环境已新增多套RTL编码规则库以支持Altera和Xilinx等业界主要FPGA厂商的可程序逻辑组件，并将会整合并行设计检查功能。 　　HDL Designer Series是唯一能于设计输入过程同时执行先进设计检查的工具，对于Reuse Methodology Manual 3.0以及Altera和Xilinx组件规则集的支持将进一步巩固其优势。并可经由快速精确的分析和错误辨识来减少错误机率，其适用范围不仅涵盖普通HDL程序代码，还包括特定厂商的FPGA规则。 　　Altera负责主管EDA合作
hdl designer使用教程
08-25
- *1* [HDL Designer代码审查](https://blog.youkuaiyun.com/qq_40531974/article/details/117228112)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_...
【HDL代码审查与改进】：Xilinx Vivado中的优化方法
本文深入探讨了硬件描述语言（HDL）代码审查的重要性、目的和优化实践，特别是在Xilinx Vivado设计环境中。首先，文章强调了HDL代码审查在确保设计质量和符合行业标准方面的作用。接着，介绍了Vivado设计流程、设计...
hdl designer 静态测试
02-25
Linting 是一种自动化的代码审查过程，它不仅能够发现语法上的问题，还可以识别风格不一致以及可能影响功能实现的问题。例如 Synopsys 的 Design Compiler 和 Mentor Graphics 的 ModelSim 包含强大的 lint 功能，...
hdl_checker：重新利用现有的HDL工具以帮助编写更好的代码
02-02
HDL检查器 HDL Checker是一种语言服务器，其中包装了VHDL / Verilg / SystemVerilog工具，旨在减少设置所需的样板代码。 它支持或自定义HTTP接口； 除了可以计算出混合语言依赖性，编译顺序，解释一些编译器消息并提供一些（有限的）静态检查之外，还可以推断出可能属于库的VHDL文件。 安装 pip install hdl-checker --upgrade 要么 pip install hdl-checker --user --upgrade 注意：确保可以运行hdl_checker --version ，尤其是在将PIP与--user选项一起使用时。 编辑器支持 VS代码 在VS Code上安装。 Vim / NeoVim 使用 参见（PR ），一旦合并，ALE应该立即支持HDL Checker。 使用 在，将其添加到您的： { " languageserver " : { " hdlChecker " : { " command " : " hdl_checker " ,
Mentor新版HDL工具套件可缩短产品开发周期
11-29
Mentor Graphics公司近日宣布在其最新版本的HDL Designer Series工具中增加了一种同步设计检验和创建环境。该HDL Designer Series环境能为ASIC和FPGA提供最具效率的HDL设计解决方案，适用于个体工程人员和大型设计团队，并有助于缩短开发周期和反工时间。  　　基于上述功能，HDL Designer完全集成了业界首个高速HDL设计检验引擎，可用于实现优化的实时和同步设计。该版本组件还支持SystemVerilog及Property Specification Language(PSL)等先进设计和验证语言，并通过Adobe Systems的Scal
AltiumDesigner10详细使用教程.pdf
07-11
AltiumDesigner10详细使用教程，支持大家查看使用、学习！
HDL-Coder详细教程
07-03
HDL-Coder详细教程，有详细例子，源于官方例程，中文教程
HDL Designer 安装 ＋ 问题解决 （Linux）dasdfasd
EYE 的专栏
11-29 5047
HDL Designer Series 2005_2OS:    Ubuntu 8.04.1一切安装过程都挺顺利的。。。期间提示在某个目录找不到awk，自己做了个链接到它要求的目录就好了最后运行的时候就出问题了问题：Error:Could not create fontset for font-adobe-helvetica-bold-r-normal--14-100-100-100-p
HDL Designer 帮助与参考文档
UKR_FPGA_LY的博客
11-28 832
HDL Designer 参考文档（support）
HDL Designer 2021.1 如何将默认编辑器修改为VsCode
qq_42752888的博客
02-06 904
HDL Designer 2021.1 如何将默认编辑器修改为VsCode
HDL Designer 安装教程 或者 HDL Designer 下载与安装指南
03-21
<think>好的，我需要帮助用户找到HDL Designer的下载、安装指南和教程。首先，我要确认HDL Designer的具体信息，因为用户提到的引用内容中提到了中兴的Allegro Design Entry HDL和Altium Designer，但没有直接提到HDL Designer。这可能是一个不同的工具，或者用户可能有混淆。 首先，HDL Designer通常指的是Mentor Graphics（现为Siemens EDA）的一款硬件设计工具，用于HDL代码开发和项目管理。不过，用户提供的引用中并没有直接相关的资料。引用[1]是关于中兴的Allegro Design Entry HDL，而引用[2]是关于Altium Designer的教程。需要明确HDL Designer是否与这些工具有关联，或者是否有其他资源。 接下来，我应该检查用户提供的引用内容是否有任何与HDL Designer相关的内容。引用[1]提到的Allegro Design Entry HDL是Cadence的一个工具，用于原理图设计，而HDL Designer是Siemens的工具，可能属于不同公司的产品。因此，用户可能在寻找Siemens的HDL Designer，但提供的引用中没有相关信息。 因此，我需要告知用户当前的引用资料中没有HDL Designer的具体指南，但可以建议其他途径。首先，推荐访问Siemens EDA的官方网站，查找官方文档和下载资源。其次，可以建议用户通过学术或企业渠道获取安装包，因为这类工具通常需要许可证。另外，可以提及一些通用的安装步骤，如运行安装程序、配置许可证等，但需要说明具体步骤可能因版本而异。 同时，用户可能需要教程或指南，可以建议查找Siemens的官方支持、培训课程，或者技术论坛和社区，如EDAboard或Stack Overflow。此外，参考其他HDL工具的使用经验可能会有帮助，但需注意不同工具之间的差异。 最后，需要确保回答结构清晰，分点说明，并提供替代方案，因为用户引用的资料无法满足需求。同时，保持中文回答，并遵循格式要求，避免使用Markdown，使用自然的口语化表达。</think>关于HDL Designer的下载、安装及使用指南，以下分步骤说明并提供建议： 1. **官方渠道获取** - HDL Designer是西门子EDA（原Mentor Graphics）旗下工具，需通过其官网申请试用或购买许可证[^SiemensEDA] - 企业用户可通过西门子EDA合作伙伴获取安装包和License文件 2. **安装通用步骤**（具体版本可能有差异） ``` 1. 运行setup.exe安装程序 2. 选择安装组件（核心模块/IP管理/验证工具等） 3. 配置License服务器地址 4. 完成环境变量配置 5. 验证安装是否成功 ``` 3. **学习资源推荐** - 西门子官方培训课程：包含HDL Designer Series基础到进阶教程 - 参考《VHDL Design Representation and Synthesis》等专业书籍 - EDA论坛技术贴：如EDACN.org的HDL Designer专题讨论区 4. **替代方案建议** - 若需开源工具可尝试Icarus Verilog + GTKWave组合 - 企业级工具可参考引用[1]中的Allegro Design Entry HDL工作流程 - 教学项目可结合引用[2]的Altium Designer原理图设计方法
评论 5
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值