qq_40456669的博客

YOLO算法现在被工业界广泛的应用，虽说现在有很多的NPU供我们使用，但是我们为了自己去实现一个NPU所以在本文中去实现了一个可以在FPGA上运行的YOLOv5。之后为了将这个权重文件发送到FPGA上，所以我们再次使用python去解析这个权重文件，然后按照我们的FPGA加速器的架构对权重进行重组。为了在FPGA中实现YOLOv5，我们首先在VOC数据集上面进行算法的训练，得到训练后的文件，并对训练后的文件进行8bit量化操作。所以我们在FPGA实现的时候也是去实现这些基本的算子。

另外如果是2016版本的IDE以及更早的IDE的话在使用的时候需要在TCL执行下面这句话。xilinx的xpm系列原语在我们的日常开发中经常被使用到，他分为以下三类。这个时候需要将bd从ooc编译改为global编译即可解决问题。就是明明有例化xpm_fifo，但是在综合的时候报错。但是在使用的时候突然出现了下面的错误。

受限于FPGA本身时钟频率的限制，使用RTL完成TMDS编码的方式是很难完成高帧率的HDMI输出的，比如1080P@60Hz的像素时钟为148.5MHz，那么进行TMDS编码的5倍像素时钟就是742.5MHz，这么高的时钟频率对FPGA来说是一个很大的挑战。此外对于2K，4K这样的分辨率来说对时钟频率的要求就更高了，所以说使用RTL完成TMDS编码直接输出HDMI信号的方式比较适用于低分辨率的场景。FPGA实现HDMI输出有两种方式。在PL端首先例化了一个ZYNQ核。产生了一个彩条和纯色的切换的例子。

在我们关于两级同步器电路那篇推文里面提到了异步FIFO中格雷码进行同步的时候是允许漏采的，那么这个漏采会出问题吗，这篇推文我们就来讨论一下这个问题。首先来说明一下异步FIFO的空满信号是怎么产生的满信号是将读指针同步到写时钟域后进行判断产生的空信号是将写指针同步到读时钟域后进行判断产生的既然是异步FIFO，那么读写时钟域肯定是不一样的，最常见的一种情况就是读写时钟一个快一个慢的这种情况。另外一种情况是虽然读写时钟频率一样，但是不是由同一个时钟产生的，这样两个时钟也是异步时钟域。

在某些情况下，假设从错误中恢复过来的代价并不高，并且预测机制也足够的准确，那么通过预测的方式来获取到的性能就远远比等待正确结果之后再执行下一步高的多。流水线这种方式在CPU的设计里面被应用的特别广，最小的一些低功耗的嵌入式CPU可能就两级流水，甚至就一级流水的方式，而对于高性能的CPU往往会有十几级流水，甚至更多。提高效率的一个很好的工具就是使用抽象化的设计，从一个复杂的模型中抽象出来一个简单的模型，使用抽象来表示不同的设计层次。通过增加多个并行计算的计算核是可以很明显的提高计算能力的。

小数定点化

负责将AXI Full协议和AXI Stream协议进行转换可以看到在这个IP核的接口可以分为以下两组其中S2MM是将AXI Stream协议的信号转换为AXI Full协议的信号MM2S 是将AXI Full协议的信号转换为AXI Stream协议的信号。

FPGA学习网站推荐

在介绍CLAHE算法之前必须要先提一下直方图均衡化，直方图均衡化算法是一种常见的图像增强算法，可以让像素的亮度分配的更加均匀从而获得一个比较好的观察效果。左边是原图，右边是经过直方图均衡化后图，可以看到肋骨什么的可以更加清晰的显示了出来，能够更好的观察到肋骨等位置的细节。最左侧为原图，中间为直方图均衡化后的结果，最右侧为CLAHE算法的效果。但是美中不足的是总感觉有的地方太亮了，干扰到了我们的观察。从视觉效果上来看，CLAHE算法的效果最为明显。如下图就是经过直方图均衡化后的效果图。

量化器根据预定义的逼真度标准来减少映射变换器输出的精确性，以便试图去除心理视觉的冗余信息，这个过程是不可逆的，也是区分无损压缩和有损压缩的关键步骤，如果在量化的过程中有信息的丢失，那么就是有损压缩，若量化过程中没有信息的丢失那么就是无损压缩，最后的编码器用于减少编码冗余。在图像压缩算法中可以采用哈夫曼编码的方式对编码冗余的信息进行压缩，可以采用预测的方式来减少像素间冗余，可以采用量化的方式完成心理视觉冗余信息的去除。心理视觉冗余：也就是视觉上不重要的信息，因为人眼对色彩信息的敏感度是有限的。

在边缘检测算法里面Sobel是比较简单的一个算法，但是其检测出来的边缘往往是比较粗的，效果不是很好，因为我们最理想的边缘肯定就是一个宽度为1的细线。Canny算法在此基础上进行了改进，通过使用边缘的梯度信息进行非最大值抑制(NMS)和利用双阈值，这些措施消除了假性边缘，提高了边缘检测的效果。

在介绍CLAHE算法之前必须要先提一下直方图均衡化，直方图均衡化算法是一种常见的图像增强算法，可以让像素的亮度分配的更加均匀从而获得一个比较好的观察效果。左边是原图，右边是经过直方图均衡化后图，可以看到肋骨什么的可以更加清晰的显示了出来，能够更好的观察到肋骨等位置的细节。直方图均衡化是针对全局进行处理的，所以当局部出现过亮或者过暗的时候就会影响效果。最左侧为原图，中间为直方图均衡化后的结果，最右侧为CLAHE算法的效果。但是美中不足的是总感觉有的地方太亮了，干扰到了我们的观察。直方图均衡化会增强噪声。

代码

代码地址：Zedboard PS端OLED显示

打开添加IP的界面，即那个IP Catalog 输入clock查找PLL这个IP核，即那个Clocking Wizard。配置相应信息，在这个界面可以配置相应的要输出的时钟频率和相位等信息，这里配置为输出100MHZ。调用PLL模块`timescale 1ns / 1ns//////////////////////////////////////////////////////////////////////////////////// Company: // Engineer: /.

在ubuntu上使用vivado已经安装好了驱动但是下载到板子上程序时出现了ERROR: [Labtoolstcl 44-494] There is no active target available for server at localhost.这个错误可以通过gnome-system-monitor命令打开任务管理器找到hw_sever这个进程并杀死他，然后重启vivado。...

开发环境为Vivado 2019.2。1新建工程打开Vivado，选择Create Project新建一个工程下面的界面直接next设置工程名及路径工程类型选为RTL工程，因为在新建工程时不指定源文件，所以勾选下面Do not 那个选项，源文件等到工程建立完毕后再指定。这里配置板卡的信息，可以在下面进行每一项的手动配置，由于我们采用的是zedboard开发板可在boards里面快速配置，不需要一个个参数手动指定，所以这里选boards。如果你的不是zedboard开发板，可以去board