FPGA上实现YOLOv5的一般过程

最新推荐文章于 2025-07-10 14:19:02 发布
最新推荐文章于 2025-07-10 14:19:02 发布
阅读量1.1k 收藏 13
点赞数 13
CC 4.0 BY-SA版权
分类专栏： FPGA 文章标签： fpga开发 YOLO
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/qq_40456669/article/details/147492790

在FPGA上实现YOLOv5

YOLO算法现在被工业界广泛的应用，虽说现在有很多的NPU供我们使用，但是我们为了自己去实现一个NPU所以在本文中去实现了一个可以在FPGA上运行的YOLOv5。

YOLOv5的开源代码链接为

https://github.com/ultralytics/yolov5

外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传
在这里插入图片描述

为了在FPGA中实现YOLOv5，我们首先在VOC数据集上面进行算法的训练，得到训练后的文件，并对训练后的文件进行8bit量化操作

在这里插入图片描述
得到三个权重文件。

之后为了将这个权重文件发送到FPGA上，所以我们再次使用python去解析这个权重文件，然后按照我们的FPGA加速器的架构对权重进行重组

解析的Python文件示意如下
在这里插入图片描述
得到的权重数据示意如下：

在这里插入图片描述

之后呢再来看一下yolov5的网络结构

在这里插入图片描述
放大一个局部来看一下，可以看到就是一些卷积，cat等操作
在这里插入图片描述
所以我们在FPGA实现的时候也是去实现这些基本的算子

在这里插入图片描述

FPGA上实现的结构图如下所示
在这里插入图片描述

在每个算子里面都是分为in_buf，out_buf，和控制模块计算模块组成

外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传
然后每个模块会有一堆的控制信号来控制整个NPU的运行
在这里插入图片描述
总的控制由AXI Lite逻辑组成的寄存器模块来进行控制
在这里插入图片描述
最后实现的效果如下

在这里插入图片描述

基于 FPGA 的 YOLOv5s 网络高效卷积加速器设计【上】
qq_43416206的博客
04-22 5273
为提升在资源受限情况下的嵌入式平台上卷积神经网络( Convolutional Neural Network, CNN)目标识别的资源利用率和能效,提出了一种适用于 YOLOv5s 目标识别网络的现场可编程门阵 列(Field Programmable Gate Array,FPGA)共享计算单元的并行卷积加速结构,该结构通过共享 3×3 卷积和 1× 1 卷积的计算单元提高了加速器硬件资源利用率。
基于 FPGA 的 YOLOv5s 网络高效卷积加速器设计【下】
qq_43416206的博客
04-22 1699
此外,平台 1(XC7Z045 平台)与平台 2 (XC7Z020 平台)相比,平台 1 实现了更强的计算能力,原因是平台 1 硬件资源较多可以实现更高的并 行度,但在能效比和 DSP 效率上两者基本保持一 致,受不同平台的影响较小,因此本文中的加速结构 可以在不同硬件平台上进行移植,同样可以实现较 高的能效和 DSP 利用率。该部分在 FPGA 上实现的结构较为简 单,仅仅涉及缓存的读写,具体操作是将输入缓存中 的 1 个特征点取出并转存到输出缓存中对应的 4 个 特征点上。
YOLOv11轻量化模型在FPGA相机端的部署技术文档
最新发布
Cedric1113的博客
07-10 414
超低延迟闭环：8.2ms处理延时满足高速相机实时需求极致能效比：功耗较GPU方案下降两个数量级工业级可靠性：-40℃~85℃温度范围稳定运行灵活扩展性：支持通过PCIe重配置模型（切换检测目标）
小白也能懂！一步步教你用FPGA加速YOLO目标检测（入门篇）
FJN110的博客
04-26 1064
安装到 PYNQ 开发板中。该库为 PYNQ 平台提供了对量化神经网络（如 YOLO）的硬件加速支持。确保你的电脑已连接到外网，如 WiFi 或热点（手机热点理论上也可用，未实测）。当你看到安装成功的提示后，打开 Jupyter Notebook，你会发现在。趁这个机会，泡了杯茶，刷了会儿手机，顺便感慨了一下开源社区的强大……页面中多出了一些新的项目文件夹 —— 这就是我们刚才安装的。参数，浅拷贝只克隆最近一次提交，减少数据量，避免超时问题。初始化，打开该文件，即可运行我们的Tiny YOLO。
用FPGA实现深度卷积神经网络（5）
cj1343395571的博客
06-13 9320
    先放一张仿真图yolo的网路将输入图像改为24x24，一共仿真2层，需要428us，由此推算若输入图像为448x448，则仿真两层需要149ms，速度上是不能接受的。因此作为yolo网络在功能上实现了，但是速度远没有达到高速。    作为version 1，我设了100M时钟，并行度为8，总的来说并行度太小，但是胜在设计比较简单。    接下来就是设计version 2，对于ＺCU102（...
YOLOv5的FPGA开发：实现高度可拓展性
CqpFsharp的博客
09-21 4183
将YOLOv5算法移植到FPGA上可以充分利用FPGA的并行计算能力，提高算法的运行速度和效率。此外，FPGA的可编程性还使得算法能够根据需求进行定制化设计，具有良好的可拓展性。将YOLOv5的网络结构转化为FPGA上的硬件描述语言（HDL）代码是移植的关键。通过合理选择FPGA平台、进行算法移植和硬件优化，可以实现快速且准确的目标检测。在完成FPGA上的实现后，需要对其性能进行评估。请注意，上述代码仅为示例，实际的实现可能会有所不同，并且需要根据具体的硬件平台和工具进行适当的修改和调整。
【亲测免费】 yolov5-fpga-hardware-acceleration：FPGA加速YOLOv5的利器
gitblog_01088的博客
04-16 833
yolov5-fpga-hardware-acceleration：FPGA加速YOLOv5的利器 项目介绍 yolov5-fpga-hardware-acceleration 是一个开源项目，旨在利用FPGA（现场可编程门阵列）硬件加速YOLOv5目标检测算法。项目通过将YOLOv5的主干网络部署在FPGA上，实现对图像的快速处理，大幅提升目标检测的效率和速度。 项目技术分析 核心技术 该项目利...
基于zcu104的yolov5实现
m0_64407892的博客
11-09 747
通过直接连接，您将可以使用 PYNQ ，但是除非可以将与主板连接的以太网连接桥接到计算机上的 Internet 连接，否则您的主板将无法访问 Internet。如果您连接到路由器或具有 DHCP 服务器的网络，则您的电路板将自动获得 IP 地址。您必须确保具有将设备连接到网络的权限，否则板可能无法正确连接。链接：https://pan.baidu.com/s/1KpV2pKfa99Lx606PLKed5A?3:下载zcu104的镜像文件https://bit.ly/zcu104_v3_0_1。
FPGA实现YOLOv3 tiny 代码分析
gjyntyyx的博客
07-12 4525
【代码】FPGA实现YOLOv3 tiny 代码分析。
yolov3的fpga实现
qq_31514061的博客
12-02 1万+
基于hls的YOLOV3在fpga上的实现 软件测试结果如下，后面更新硬件算法
ai-在赛灵思fpga上部署yolov2算法-yolo部署.zip
01-28
5. **项目部署流程**：压缩包中的"ai_在赛灵思fpga上部署yolov2算法_yolo部署"可能包含了项目文档、源代码、配置文件等，使用者需按照文档指导，逐步完成模型的加载、编译、硬件映射和运行测试。 6. **挑战与注意...
基于YOLOv5与Vitis AI的食物识别系统在Xilinx FPGA平台的实现与优化
04-08
内容概要：本文详细介绍了基于YOLOv5的食物识别系统的开发流程及其在Xilinx FPGA平台上的实现。首先阐述了YOLOv5模型的基本架构及其适应于食物识别的特点，随后深入探讨了模型量化、编译的具体步骤和技术细节，如...
fpga 实现yolov5
03-31
### FPGA 上实现 YOLOv5 的方法 在 FPGA 平台上实现 YOLOv5 模型涉及多个关键环节，包括模型优化、硬件资源分配以及具体的开发流程。以下是关于如何在 FPGA 上实现 YOLOv5 模型的具体内容。 #### 1. **YOLOv5 结构...
FPGA_YOLO V2(1)
m0_58129662的博客
03-02 434
这m个框就是对于每一个框，maxi ou就小于这个预值，这个预测的这个预测框。与所有这个物体的这个真实的框去算一个i ou，然后找到最大的i ou，最大的i ou仍然小于这个预值，那么我们就把它当做这个框，当做负样本。第二行呢，也就是预测框与先验框的损失，第三行呢是预测框负责预测物体，它的位置损失。嗯，第四行就是啊，预测物预测框负责预测物体，它的执行度损失。就是在前12800次迭代中，我们让我们的这个预测框与这个先验框。13*13的cell ，每个cell负责5个先验框的预测，先验框是提前设置好的。
yolov3-tiny神经网络FPGA（ZYNQ7020）实现
QQ_778132974的博客
01-10 1万+
本文介绍使用ZYNQ实现yolov3-tiny，下图为ZYNQ上ARM与FPGA交互框图： 通过HLS将设计得每层网络进行封装IP核，在vivado进行调用：下图为the convolution, accumulation, max pooling, upsample and yolo blocks之间得连接。 下图为vivado上设计block框图： 下图对其中一个模块yolo_acc模块得仿真图： 本文有完整工程代码及仿真测试代码！ ...
基于FPGA的Yolov4 tiny目标检测网络加速器
热门推荐
qq_40268672的博客
02-27 3万+
简介 之前实现了基于FPGA的Winograd CNN加速器(VGG16)和基于FPGA的MobileNet v2加速器，但这两个算法在本质上区别不大:一个是VGG16，另一个是轻量级的MobileNet v2，所实现的功能都是图像分类。因此，为了尝试更多的应用，本文在FPGA上实现了一个目标检测网络----Yolov4 tiny。yolo4 tiny的结构是YOLOv4的精简版，属于轻量化模型，参数只有600万相当于原来的十分之一，这类网络不仅能实现对图像的分类任务，还可以找出目标的位置，因此，更加贴近实
基于FPGA的YOLOV5s神经网络硬件部署
azhgul的专栏
07-23 3403
网络量化为INT8，结合硬件资源BRAM、DSPs及通信带宽，我们评估将YOLOV5s部署到ZU3上，300MHz主频下性能大概可以做到16FPS(本设计以YOLOV5s部署于FPGA上为例进行分析概述。YOLOV5s网络主要包括backbone、neck、head三部分。硬件加速器资源和网络部署评估。FPGA以Ultra96为例， ZU3EG资源如下图所示。
目标检测YOLO实战应用案例100讲-智能目标检测系统在FPGA中的设计与实现
qq_36130719的博客
06-06 3056
本文结合FPGA芯片的高并行、低功耗、可重配置等优势，对基于卷积神经网络结构的目标检测算法，在端侧场景下的加速与部署进行研究与实现。本章节对本文涉及到的基本理论知识与技术手段进行介绍，为后续系统的方案分析与系统设计奠定理论基础。首先，介绍了卷积神经网络的基本组成部分及其原理。然后，对FPGA及其开发技术进行简单介绍。最后，对当前常用的部分基于FPGA的卷积神经网络加速方法进行概述。
ZYNQ7045之YOLO部署——FPGA-ZYNQ Soc实战笔记1
m0_69082048的博客
10-30 3793
输入时固定的，因为存在全连接层，网络有24层卷积，2个全连接层，包含大量1x1卷积，最终7x7x30表示，7x7个各自，每个格子有30个数据，30个数据包含两个部分1：位置信息（第一个候选框中心点x） 2：预测中心点纵坐标 y 3：候选框W宽度 4：高度H5：第一个候选框置信度6：位置信息（第二个候选框中心点x） 7：预测中心点纵坐标 y 8：候选框W宽度 9：高度H10：第一个候选框置信度11~20：类别信息以及最后的损失函数。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值