- 博客(12)
- 收藏
- 关注
RSS订阅原创 MOSFET的损耗组成
虽然半导体工艺的进步使得现在很多管子的性能都得到了很大提升，但往往低导通损耗和更小的寄生电容是不可兼得的。而在高频率开关的应用，如电源、逆变器等，开关损耗更为重要，应该选择Qg较小的管子。MOS在开关时，Cds不断进行充放电，也会导致损耗，但这部分损耗由电源提供。Qg小的管子，其导通时间和关断时间也更小，因此可以通过零电压开关（ZVS）技术、降低开关频率、选择Qg小的管子来降低这部分损耗。3、漏源导通时产生的损耗。：由导通电阻Rds（on）导致，减小导通损耗最直接的办法就是选择Rds(on)小的管子。
2024-12-22 21:33:22
203
原创 PSpice实时显示仿真波形、显示关心网络的波形
2、选择Probe Windows，在Display Proble window中勾选during Simulation，就可以在仿真运行时实时更新波形。3、在show选项中勾选Last Plot，会自动加载之前查看的网络波形，不必每次仿真结束都要添加查看。1、选择PSpice->Edit Simulation Profile。
2024-11-27 14:48:38
518
原创 Ansys slwave 信号完整性仿真
本文主要记录几点内容：1、导入PCB和前期处理2、阻抗扫描3、串扰仿真4、Ansys slwave提取互连线的S参数。5、导出模型用于时域仿真
2024-11-03 22:33:26
1669
2
原创 利用涡流减小PCB走线的电感
当导线中的电流变化时，穿过平面的磁力线也会发生变化，并在平面上产生感应电压，而此电压又激起了涡流，这些涡流反过来又会产生自己的磁力线。实际电流和涡流的净磁力线与实际电流和镜像电流的净磁力线有相同的分布，仿佛平面不存在。通过求解麦克斯韦方程组，可以发现涡流产生磁力线的结构就像由平面下方的另一电流产生的，即它与平面的距离和真实电流与平面的间距相等，如上图所示。，实际上就是减小了导线的局部自感。如果电流回路在悬空的导电平面上方，而且二者绝对没有任何的电气连接，仅仅是平面的存在就已减小了回路的回路电感。
2024-09-23 22:31:37
471
原创 buck电源环路建模、测量和优化(二)
接上一节的内容，本节笔记记录的问题：1、为什么需要设计环路补偿？2、3种补偿拓扑电路、零极点计算、电路参数确定。
2024-09-22 23:29:11
2618
原创 buck电源环路建模、测量和优化(一)
由上各个环节的传递函数可知，回路的总增益可以表示为：这里分母中存在R，如果R=0，即为空载时，系统会不稳定。这种情况下电源会工作在DCM模式。如何使用环路分析仪测量环路响应？三种补偿网络介绍和零极点的计算。如何通过补偿网络以改善电源的动态性能？相关内容会在后续更新中讨论。参考：罗伯特《电源设计基础》 第六章常俊林《自动控制原理》第二章第5节控制工程基础学习笔记-第5章 控制系统的稳定性分析_系统临界稳定-优快云博客K_%7BFB%7Dp_%7B1%7Dp_%7B2%7D。
2024-09-17 23:36:47
2618
原创 差分线的端接和等长、共模干扰问题
差分线的端接当差分信号到达差分对的开路终端时，将会感受到很大的阻抗并发生反射。如果不对此反射加以控制，那么它将可能超出噪声容限，引起过量的噪声。减小反射的一种常用办法是在差分对末端加上一个与差分阻抗相匹配的电阻性阻抗。例如，如果这条信号线的差分阻抗设计为100，那么远端电阻器就应该是100。这个电阻器应该跨接在两条信号线之间，以便差分信号能感受到这一阻抗。只用这一个电阻器就能端接差分信号，但是共模信号又怎样呢?任何瞬变共模信号沿差分对传播时，都会在末端感受到一个较
2024-09-17 22:08:23
2975
2
原创 PDN网络中电容容量、数量计算
尽管从原理图设计上已经确定了去耦电容的选择，但是完整的PDN网络设计还需要考虑另外两条准则：1、让电源和地平面称为相邻平面层，且尽量靠近PCB表面，以减小过孔带来的回流路径的寄生电感。2、电容摆放在电流的最短回路的位置，即电容尽量靠近芯片摆放，电容的地也尽量靠近芯片的地。请大家批判性观看，如有错漏，欢迎指正。电容去耦原理笔记（彻底理解并伴有公式计算）_去耦电容放电公式-优快云博客《信号完整性与电源完整性分析 第二版》第13章13.4节、13.16节R2%7D%29。
2024-09-08 16:48:13
1113
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人