超级会员免费看
本文介绍了数字逻辑综合的概念，强调了逻辑综合在面积、时序等方面的约束，并提到常用的综合工具如Synopsys的Design Compiler (DC)。讨论了ASIC和FPGA的综合工具选择，以及综合过程中的translation、logic optimization和gate mapping步骤。还详细阐述了DC的三种工作模式以及求取延迟的WLM和拓扑模式。
数字逻辑综合概念
概念
仿真验证通过，进行逻辑综合。逻辑综合的结果就是把设计实现的HDL代码翻译成门级网表netlist。综合需要设定约束条件，就是你希望综合出来的电路在面积、时序等目标参数上达到标准。逻辑综合需要基于特定的综合库&#x
订阅专栏 解锁全文
扫一扫
评论
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
查看更多评论
添加红包
数字逻辑综合概念
概念
仿真验证通过，进行逻辑综合。逻辑综合的结果就是把设计实现的HDL代码翻译成门级网表netlist。综合需要设定约束条件，就是你希望综合出来的电路在面积、时序等目标参数上达到标准。逻辑综合需要基于特定的综合库&#x
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
