PCB布局布线注意事项

一、 布局
1、遵照“先大后小，先难后易”的布置原则，即重要的单元电路、核心元器件应当优先布局；

2、布局中应参考原理框图，根据主信号流向规律安排主要元器件；

3、元器件的排列要便于调试和维修，小元件周围不能放置大元件、需调试的元器件周围要有足够的空间；

4、相同结构电路部分，尽可能采用“对称式”标准布局；

5、按照均匀分布、重心平衡、版面美观的标准优化布局；

6、同类型插装元器件在X或Y方向上应朝一个方向放置。同一种类型的有极性分立元件也尽量在X或Y方向上保持一致，便于生产和检验。

7、发热元件应均匀分布，利于单板和整机的散热，除温度检测元件以外的温度敏感器件应远离发热量的元器件。

8、布局应尽量满足以下要求:总的连线尽可能短，关键信号线最短；高电压、大电流信号与小电流，低电压的弱信号完全分开；模拟信号与数字信号分开；高频信号与低频信号分开；高频元器件的间隔要充分。

9、去偶电容的布局要尽量靠近IC的电源管脚，并使之与电源和地之间形成的回路最短。

10、元件布局时,应适当考虑使用同一种电源的器件尽量放在一起, 以便于将来的电源分隔。

二、布线
（1）布线优先次序
关键信号线优先：摸拟小信号、高速信号、时钟信号和同步信号等关键信号优先布线
密度优先原则：从单板上连接关系最复杂的器件着手布线。从单板上连线最密集的区域开始布线
注：尽量为时钟信号、高频信号、敏感信号等关键信号提供专门的布线层，并保证其最小的回路面积。必要时应采取手工优先布线、屏蔽和加大安全间距等方法。保证信号质量。
电源层和地层之间的EMC环境较差，应避免布置对干扰敏感的信号。
有阻抗控制要求的网络应尽量按线长线宽要求布线。
（2）四种具体走线方式
1、时钟的布线：
时钟线是对EMC 影响最大的因素之一。在时钟线上应少打过孔，尽量避免和其它信号线并行走线，且应远离一般信号线，避免对信号线的干扰。同时应避开板上的电源部分，以防止电源和时钟互相干扰。
如果板上有专门的时钟发生芯片，其下方不可走线，应在其下方铺铜，必要时还可以对其专门割地。对于很多芯片都有参考的晶体振荡器，这些晶振下方也不应走线，要铺铜隔离。

2、直角走线:
直角走线一般是PCB布线中要求尽量避免的情况，也几乎成为衡量布线好坏的标准之一，从原理上说，直角走线会使传输线的线宽发生变化，造成阻抗的不连续。其实不光是直角走线，顿角，锐角走线都可能会造成阻抗变化的情况。
直角走线对信号的影响就是主要体现在三个方面：
拐角可以等效为传输线上的容性负载，减缓上升时间；
阻抗不连续会造成信号的反射；
直角尖端产生的EMI。
3、差分走线:
差分信号（Differential Signal）在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分结构设计。通俗地说，其就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态是“0”还是“1”。而承载差分信号的那一对走线就称为差分走线。

差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面：