FPGA学习笔记#6 Vitis HLS For循环的优化（2）

本笔记使用的Vitis HLS版本为2022.2，在windows11下运行，仿真part为xcku15p_CIV-ffva1156-2LV-e，主要根据教程：跟Xilinx SAE 学HLS系列视频讲座-高亚军进行学习

---

学习笔记：《FPGA学习笔记》索引
FPGA学习笔记#1 HLS简介及相关概念
FPGA学习笔记#2 基本组件——CLB、SLICE、LUT、MUX、进位链、DRAM、存储单元、BRAM
FPGA学习笔记#3 Vitis HLS编程规范、数据类型、基本运算
FPGA学习笔记#4 Vitis HLS 入门的第一个工程
FPGA学习笔记#5 Vitis HLS For循环的优化（1）
FPGA学习笔记#6 Vitis HLS For循环的优化（2）
FPGA学习笔记#7 Vitis HLS 数组优化和函数优化
FPGA学习笔记#8 Vitis HLS优化总结和案例程序的优化

---

目录

• 1.DATAFLOW
•     1.1.DATAFLOW的使用场景
•     1.2.DATAFLOW编程约定
•         1.2.1.Single-producer-consumer Model
•         1.2.2.Bypassing Tasks Model
• 2.嵌套For循环
•     2.1.嵌套For循环的优化逻辑
•     2.2.perfect/semi-perfect loop优化
•     2.3.imperfect loop优化
•         2.3.1.最内层PIPELINE
•         2.3.2.中间层PIPELINE
•         2.3.3.最外层PIPELINE
•         对函数进PIPELINE
•         优化结果
• 3.其他For优化
•     3.1.函数多次实例化
•     3.2.循环之间的间隔
•     3.3.自动PIPELINE
•     3.4.Latency的确定

---