1.1 Makefile规则
首先看下Makefile最基础的规则
target...:prerequisites...
command
target为目标文件(或者伪目标,例如clean等一类),prerequisites为生成目标文件所需要的依赖文件。
command为(任意的Shell命令,需要用Tab来缩进)
例子,有一个简单的工程
其中Makefile的文件如下
main是要生成的target。依赖于main.o fun.o文件。利用gcc main.o fun.o -o main 的command命令生成目标文件,mian.o与fun.o中间文件由makefile的自动推导功能生成。clean是伪目标,可以用make clean清除所有的中间.o文件。
1.2 Makefile中使用变量
当依赖文件数目过多时,在Makefile文件中多处引用时,重复的敲写代码过于麻烦,将所有的依赖文件做成一个变量,以上面工程为例
用变量名obj来代