本文介绍了Makefile的基础规则，包括如何定义目标文件与依赖文件，以及如何编写Shell命令。通过示例解释了如何用变量简化Makefile的编写，如将依赖文件存储为变量$(obj)。此外，还讲解了Makefile的自动推导规则，例如当目标为main.o时，它会自动寻找main.c作为依赖。最后，文章提到了清理中间文件的伪目标clean，利用.PHONY声明并清除所有.o文件。
1.1 Makefile规则
首先看下Makefile最基础的规则
target...：prerequisites...
command
target为目标文件（或者伪目标，例如clean等一类），prerequisites为生成目标文件所需要的依赖文件。
command为（任意的Shell命令，需要用Tab来缩进）
例子，有一个简单的工程
其中Makefile的文件如下
main是要生成的target。依赖于main.o fun.o文件。利用gcc main.o fun.o -o main 的command命令生成目标文件，mian.o与fun.o中间文件由makefile的自动推导功能生成。clean是伪目标，可以用make clean清除所有的中间.o文件。
1.2 Makefile中使用变量
当依赖文件数目过多时，在Makefile文件中多处引用时，重复的敲写代码过于麻烦，将所有的依赖文件做成一个变量，以上面工程为例
用变量名obj来代
最低0.47元/天 解锁文章
扫一扫
598
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
