高速电路设计与仿真之Model Integrity篇（IBIS模型介绍）

最新推荐文章于 2024-10-07 10:50:45 发布

原创

最新推荐文章于 2024-10-07 10:50:45 发布 · 7.9k 阅读

44 ·

CC 4.0 BY-SA版权

文章标签：

#Model Integrity #IBIS模型 #SPICE模型

本文介绍了高速电路仿真中的关键工具ModelIntegrity及其使用IBIS模型进行仿真。相较于传统的SPICE模型，IBIS模型更适用于系统设计，因为它速度快且不包含芯片内部设计信息。ModelIntegrity能检查模型语法，提供格式转换功能，并具备图形化接口以查看和验证IOcell的U-I、U-t曲线。此外，该工具在加载模型时会自动进行语法检查并标记错误和警告。

工欲善其事必先利其器，高速电路的仿真离不开的就是Model Integrity仿真工具，而Model Integrity仿真用到的模型就是IBIS模型文件。使用Model Integrity不仅可以用来浏览模型，还可检查IBIS模型或DML模型（Cadence的模型格式）的语法。

在IBIS模型出现之前，人们用晶体管级的SPICE模型进行仿真，而这种仿真通常面临以下几个问题：
（1）结构化的SPICE模型只适用于元器件和网络较少的小规模系统仿真，借助这种方法设定系统的设计准则或对一条实际的网络进行最坏情况分析；
（2）得到元器件结构化的SPICE模型较困难，元器件生产厂不愿意提供包含其电路设计、制造工艺等信息的SPICE模型；
（3）各个商业版的SPICE软件彼此不兼容，一个供应商提供的SPICE模型可能在其他的SPICE仿真器上不能运行。

因此人们需要一种可被普遍接受、不涉及元器件设计制造技术、
并能准确描述元器件特性的“黑盒”式模型，IBIS因此应运而生。

IBIS模型及SPICE模型区别：
SPICE模型：
（1）电压/电流/电容等节点关系从元器件图形、材料特性得来，建立在低级数据的基础上；
（2）每个BUFFER中的元器件分别被描述/仿真；
（3）仿真速度太慢，适用于电路级的设计者；
（4）包含了详细的芯片内部设计信息。
IBIS模式：
（1）电压/电流/时间等BUFFER的节点关系建立在U-I或U-t数据曲线上；
（2）其中没有包括电路细节；
（3）仿真速度快（是SPICE仿真的25倍），适用于系统设计；
（4）不包括芯片内部的设计信息。

IBIS模型是以I/O缓冲器结构为基础的，I/O缓冲器行为模块包括封装所带来的RLC寄生参数，硅片本身的寄生电容参数，电源或地的电平钳位保护电路、缓冲器特征（门槛电压、上升沿、下降沿、高电平、低电平状态）。
以下为IBIS模型结构图：