硬件原理图设计规范

本文档详细阐述了原理图开发的规范,适用于原理图设计、PCB设计和仿真工程师。内容涵盖原理图页结构、设计规范,强调了BOM同步、调试总结、高热器件处理、EMC、电源管理等多个关键点,旨在确保设计的准确性和可靠性。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

一、文档介绍

1.文档编写的目的
本文档规定了原理图开发时需要注意和遵守的准则;

2.读者对象
本文档的预期读者为原理图设计工程师、PCB设计工程师、仿真工程师。

二、原理图设计规范

1.原理图页结构
page1:页码说明及完整功能描述;
page2:硬件板卡名称及功能描述;
page3:版本描述,包括版本修改时间、内容、原因等;
page4:PCB设计注意事项,包括特殊阻抗、时钟包地处理、高热器件布局等;
page5:顶层功能框图,要求画出所有接口数据流向;
page6:电源框图,需要标出板卡所需电流大小,所选电源型号及输出电压;
page7:正式开始原理图设计

2.设计规范
1)、更改bom同步更新原理图,保持bom与原理图时刻相对应;
2)、硬件完成后需要有相应的调试总结报告;
3)、高热器件需要特殊处理,包括放置位置及散热方式,需要与结构设计人员及时讨论;
4)、EMC考虑,包括接口的静电防护及雷击浪涌防护,内部高频信号如时钟等的辐射问题;
5)、欠压、过压及过流保护;
6)、电源,特别是晶振、时钟芯片所用电源模块的滤波;
7)、高速信号特别是子母卡连接的信号的匹配电阻;
8)、时钟信号特别在子母卡结构的端接方式,采用戴维南端接;
9)、DRC检查所有报错及警告;
10)、电源入口应该有保险管、TVS防护应放在保险管后端;
11)、必要的指示灯;
12)、网口或者串口都要有TVS保护电路,防止静电;
13)、敏感器件,如时钟、模拟器件等的电源输入端采用单独滤波,提高抗干扰的能力;
14)、供电源与PCB的接口处、子电路的IO接口均放置一个大电容;
15)、功率损耗电路及元器件附近、时钟产生电路附近均放置一个大电容;
16)、在连接器的引脚紧张时,在高速信号旁边需要放置一个地针;对于特别敏感信号周围一圈都布置地针。

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

流年過客

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值