半导体存储器件原理概述

半导体存储器件原理概述

1 RAM原理

随机访问存储器（Random Access Memory, RAM）是一种能访问任意位置存储单元的半导体器件。

1.1 SRAM

一个SRAM存储单元（存储一bit）由6个晶体管组成，其中4个场效应管（M1， M2， M3， M4）构成两个交叉耦合的反相器，另外两个场效应管（M5， M6）是存储基本单元到用于读写的位线的控制开关。利用晶体管的状态切换来存储数据，而不像电容器，因此读数据时不存在漏电问题，不需要刷新操作。但是由于SRAM需要的晶体管数多，因此成本高。其一般用做CPU的高速缓存。

图1 SRAM

1.2 DRAM

个DRAM存储单元由1个晶体管和1个电容器组成，利用电容量存储电量的多少来存储数据，由于电容器存在漏电问题，因此需要定期刷新。读数据时，电容量的电量会消失，因此每次访问之后，也需要刷新，以防止数据丢失。

1.2.1 分层组织

内存的分层组织如下：

• 内存控制器（memory controller）：CPU直接与内存控制器进行通信；

• 通道(channel)：一个内存控制器支持的通道数，由具体的内存控制器决定，一般都支持2~3个，通道之间的独立执行命令，互不干扰，因此通道数量表现了内存控制器并行处理的能力；

• 双列直插式存储模块（dual In-line memory module，DIMM）：内存芯片的独立模组，指内存芯片被组织在一块独立的PCB上，并按DIMM形式的硬件接口与channel相连，因此DIMM实际上是内存条的封装形式；

• rank：rank是一块使用DIMM上部分或全部内存芯片（chips）所组成的内存区域，同一rank内的chips共享片选信号，而同一channel内的rank共享地址/命令信号。rank典型的位宽为64bit（与CPU一次处理的最大bit一致），带校验为72bit。DIMM上可能存在1、2或4个rank，被称为1-rank、2-rank或4-rank，在内存条上一般能看到1Rx4、2Rx4或2Rx8，这里的1R或2R就是指内存条上存在的rank数量，如图3展示了2Rx8的内存条；

• chip：DIMM/rank中独立的内存芯片，每个芯片内部都由n个bank组成，如图4；

• bank：芯片内可独立访问的bit分区。rank提到的1Rx4中的x4就表示chip内bank的数量为4。bank按(row, col)将cell组织成矩阵的形式，如图5。对于bank而言一次读或写只能操作1bit数据；

• 元格（cell）：存储1bit数据的存储单元。电路如图，其中字线（word line）控制晶体管的导通，位线(bit line)是访问存储电容的通道，可对其进行读取或写入操作。字线也被称为行地址线，位线也被称为列地址线。

图2 主存架构

图3 rank

图4 chip

图5 bank

1.2.2 时序

内存执行读写命令都有一定的步骤，而完成每个步骤都有相应的时延。

重要概念：

• Column Address Strobe：列地址选通脉冲
• Row Address Strobe：行地址选通脉冲

针对cell，具体有如下几个步骤：

• precharge：将位线上的电压保持在Vcc/2上，方便导通后感知电容电压；
• access：控制字线使得晶体管导通，拉升（逻辑1）或降低（逻辑0）位线上的电压；
• sense：由于位线电压过低并不能被正确感知，因此需要经过感知放大电路进行放大；
• restore：原存储电容逻辑为1的情况下，由于存储电容的电量经过上述过程不断流失，此时位线拉升至Vcc为存储电容充电，恢复其放电前的状态；原存储电容逻辑为0的情况下，由于存储电容的电量经过上述过程不断充电，此时位线拉升至0v为存储电容放电，恢复其放电前的状态。
• write recovery（写入独有）：将数据写入时，若存储电容原为逻辑1，需要写入逻辑0，则将位线拉低至0v使其放电；若存储电容原为逻辑0，需要写入逻辑1，则将位线