- 博客(11)
- 资源 (3)
- 收藏
- 关注
RSS订阅原创 AD9361_FPGA的PL端纯逻辑（verilog）配置AD9361（八）_2R2T模式和1R1T模式下的信号质量测试。
在讲解这期博客之前，先说句闲话，最近有朋友说我前面写的博客有人抄袭，连图直接复制粘贴，在知乎和优快云都有，希望朋友们不要上当受骗。在实际的工程应用过程中，接收信号的IQ数据总是出现各式各样的问题，主要包括接收信号波形失真或者接收信号的幅度过小，都会严重影响后续信号解调处理。通过总结我们在工程项目实践过程中的经验教训，对发送和接收通道的程序进行了优化，实现了2R2T模式和1R1T模式的方便转换，重要的是在2R2T模式和1R1T模式下，接收通道的IQ数据质量有较大提升，有效提高了接收信号的信噪比。
2025-04-06 12:24:58
759
原创 AD9361_FPGA的PL端纯逻辑（verilog）配置AD9361（七）_实现QPSK信号的数字解调
在讲解这期博客之前，先说句闲话，最近有朋友说我前面写的博客有人抄袭，连图直接复制粘贴，在知乎和优快云都有，希望朋友们不要上当受骗。
2024-10-11 21:51:50
1265
原创 AD9361_FPGA的PL端纯逻辑（verilog）配置AD9361（六）_实现2FSK信号的数字调制
对于数字信号调制，都采用IQ正交调制，包括MSK、QAM等其他调制均是如此，利用前面博客所写的接口函数和转换软件，将重点只关注调制信号本身设计，不用再考虑AD9361接口问题，将更多的经历关注到信号设计本身，对于AD9361的配置按照之前的博客配置非常简单。
2024-06-25 23:22:11
1339
原创 AD9361_FPGA的PL端纯逻辑（verilog）配置AD9361（五）_实现QPSK信号的数字调制
本博客在前面博客（如下）基础上，进一步验证了我的转换软件和AD9361接口程序正确性，同时讲解了怎么应用AD9361进行QPSK调制解调，下一步验证讲解如何利用AD9361实现数字调制信号QPSK的解调，敬请期待！！
2024-06-01 21:51:58
2375
原创 ZedBoard+AD9361_FPGA的PL端纯逻辑（verilog）配置控制9361（四）_实现模拟调频FM信号的数字调制、解调
在前面博客中通过我的转换软件和AD9361接口程序，可以保证接收和发射通道是能正常工作的，这篇博客在此基础上增加FM信号的调制解调模块，进一步验证前面博客程序的正确性，同时讲解怎么具体使用AD9361进行信号的调制发射和接收解调。
2024-05-15 23:23:11
2366
原创 基于QT的竞赛答题、课堂测试系统
为了丰富老师上课方法手段，提高学生听课学习效率，根据学校实际情况，我们研发了一套基于QT的课堂测试系统，可应用于竞赛答题、课堂测试等场景，系统由答题接收器、答题分析软件、答题器三部分组成。经过一年的使用修改升级，系统功能稳定，满足学校课堂教学使用。
2024-02-26 11:15:11
704
1
原创 基于FPGA的多功能信号模拟生成系统
模拟器设备发射端主要由中频处理单元和射频发送单元两部分组成。功能组成框图如图所示，中频处理单元实现拟辐射信号的基带数字信号产生、D/A转换和中频调制；射频发送单元对中频信号进行滤波放大等处理，上变频至要求的射频频段，经射频功放后，送至天线开关组件，由相应天线辐射出去。根据上位机选择信号产生指令传送至FPGA中PS部分的网络接口，FPGA的PS部分进行指令解析后转换为中频板内部指令格式并通过双口RAM接口将指令发送给FPGA的PL部分，并将信号的频率指令通过RS232发送至射频；
2024-02-02 15:01:24
2437
原创 基于QT的信号处理系统（信号的时域图、频谱图、余辉图、时间功率图、瀑布图分析以及跳频时频分析和网台分选）
本系统主要实现电磁信号的频谱监测、跳频检测和跳频网台分选功能，其中频谱监测包括信号时域波形图、频谱图、时间功率图、瀑布图和余辉图，跳频网台分选可完成各跳频信号的跳速和频率集估计，实现跳速和频率集的直方图统计。
2024-01-11 21:59:41
6336
5
原创 ZedBoard+AD9361_FPGA的PL端纯逻辑（verilog）配置控制9361（三）_建立完整工程，编写配置寄存器的状态机文件、SPI文件、9361收发接口文件并测试效果
建立工程，主要文件有4个，配置函数，接口文件、寄存器读写状态机文件，SPI文件。
2023-05-30 09:40:17
3677
1
原创 ZedBoard+AD9361_FPGA的PL端纯逻辑（verilog）配置控制9361（二）_将寄存器脚本文件转换成Verilog函数
从配置文件中我们可以查看每个寄存器应该配置的参数，但是并不能直接在FPGA工程中调用，需要对文件格式进行修改，改成function函数形式，可以在工程中直接调用。如果人工一行一行修改，基本不可能，太费事，因此需要找出配置文件的规律，依靠自己编写的程序直接自动转换成我们需要的函数形式。根据总结的规律，我编写了一个脚本自动转化软件，可以直接将AD936X Evaluation Software 软件生成的脚本转换成FPGA可以直接调用的Verilog的function函数，加快9361的配置过程。
2023-05-29 21:19:10
2319
1
原创 ZedBoard+AD9361_FPGA的PL端纯逻辑（verilog）配置控制9361（一）_初始化寄存器脚本文件生成
由于9361的寄存器较多，首先利用AD936X Evaluation Software 软件，根据我们的项目需求，配置相应的功能参数，生成寄存器参数配置文件。
2023-05-28 18:53:12
7100
6
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人