qq_34244712的博客

用途:一般用在AB两个时钟关系不确定的时候，可能是快到慢，也可能是慢到快；基本原理：双方电路在声明或终止各自的握手信号信号前都要等待对方的相应。完整的同步过程（A→B）可有以下4个步骤：请求信号的产生：当同步器处于空闲状态时，在输入脉冲到来时，A声明它的请求信号sync_reg;请求信号的跨越与应答信号的产生：sync_reg信号需要跨时钟域同步到B，与此同时，B产生同步脉冲，并产生应答信号sync_ack，此时，已经给出了要输出的脉冲应答信号的跨越与请求信号的清除：sync_ack...

同步复位同步复位:是指当复位信号发生变化时，并不立即生效，只有当有效时钟沿采样到已变化的复位信号后，才对所有寄存器复位。同步复位电路如下图所示:always @(posedge clk) begin if(!rst_n) dout <= 0; else dout <= din;end异步复位异步复位: 无论时钟沿是否到来，只要复位信号有效，就对系统进行复位always @(posedge cl...

华为笔试题目1:D阻塞赋值“=”（组合逻辑电路），非阻塞赋值“<=”（时序逻辑电路）2.正确时序逻辑电路的定义:3.错误吧，阻塞赋值在always 也可以用4.选25选C有些时候，设计中可以使用Latch。异步复位不插入组合逻辑，是防止产生更多的毛刺信号6.选C选CA:cnt正确：没看懂选B...

下面是实现2分频电路wire add_cnt;wire end_cnt;reg [2:0] cnt;reg clk2div;always @(posedge sys_clk or negedge rst_n)begin if(!rst_n)begin cnt <= 0; end else if(add_cnt)begin if(end_cnt) cnt <= 0;...

某XX科笔试题目:首先需要画状态机:module top( input sys_clk, //50M 20ns input rst_n , input din);reg [5:0] state_c,state_n;reg out1;parameter IDLE = 6'b000001;parameter S1 = 6'b000010;parameter S2 = 6'b000100;parameter S3 ...