signaltap II 找不到的信号，或者是说被优化的信号

最新推荐文章于 2024-09-29 10:02:20 发布
最新推荐文章于 2024-09-29 10:02:20 发布
阅读量2.4k 收藏 4
点赞数 1
分类专栏： FPGA
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/qq_33239106/article/details/115670947
版权

在写一个控制程序的时候，遇到一个量我想观测，就定义了一个寄存器，但是这组寄存器，在程序中有体现，signaltap II中却找不到，原来是这个信号跟模块的输入输出没有一点逻辑关系，只是我蹭了一个它的运算值。所以在综合的时候被优化掉了，无法在signaltap 中观测，我采用的办法是将其定义成一个模块的输出。然后编译，就能够在signaltap II 中找到

# 关于SignalTap中的节点查找不到的问题
huxxx250的博客
07-02 5803
关于SignalTap中的节点查找不到的问题 在选择需要查看的信号节点时，有一个信号节点，我翻遍了所有的模块，始终未能看到它的影子，然后上网查了一下，找到了问题所在。 因为在使用quartus编译综合时，某些信号会被优化掉，就会导致在查找此信号节点时，会发现找不见。 解决方法： 1.对于 wire 型 有两种方法： a：wire [31:0] chan_ctrl_data /* synthesis keep* / ; 在定义的时候加上 /* synthesis keep */，需要注意的是该语句必须放在
SignalTap使用过程中信号变量颜色变红，观察不到信号如何解决
weixin_42279450的博客
02-25 5301
SignalTap使用过程中信号变量颜色变红，观察不到信号如何解决！！！
关于signaltap抓取寄存器波形被优化的解决方法
Tang_cpp的博客
12-24 2449
当抓取的波形与输出的信号无关时，signaltap 会将寄存器信号综合掉，添加信号时会出现红色，只需在定义此寄存器信号前面加上（*noprune*）即可。 eg:   reg [19:0] End_time； 变成   (*noprune*) reg [19:0] End_time；...
Quartus中SignalTap遇到的问题
MengMengdenanren的博客
01-12 9561
在Quartus软件中的Signal Tap工具用来做FPGA的板级调试，可以抓取程序中的信号进行观察，功能强大，给FPGA的调试带来了很大的便利 ，但是我们有时会遇到以下情况： 1**、加入的信号在Signal Tap的信号列表内显示为红色，点击抓取后，红色信号没有变化，无法获取FPGA中的信号** 这是因为被抓去的信号没有在程序中调用，在Quartus对程序进行综合的时候被优化掉了，所以显示为...
关于quartus中signaltap抓取不到AD输入信号的问题
慢慢前行中的博客
09-13 2124
在两块FPGA构成的PPM调制解调传输系统中，一般PC端我们的串口助手发送超时周期为1000ms，即1s,1Hz,频率已经很低了，它表示一秒才发送一帧数据；所以它经过第一块FPGA的调制，虽然是以100K的速率发送出去，但是它的真实速率还是1HZ的。 那我们在第二块板以5倍速率500K的AD采样时，在signaltap中如果不加任何触发条件地直接对AD输出采样值进行信号的抓取，那么是很难抓到采样...
避免SignalTap优化掉想观察的寄存器
Cherish_x的博客
07-19 2108
如果我们想观察的寄存器和输出没有关系，那么SignalTab会把它优化掉，导致我们无法观察。 可以使用下面语句修饰我们想要观察的寄存器，避免被其优化掉。 1 reg[19:0] data;/*synthesis noprune*/ 2 （*noprune*）reg[19:0] data;...
Signal tap 逻辑分析仪使用教程
jk_101的博客
09-25 2751
在本设计中，所有的信号都是由外部的clk信号进行驱动的，所以此采样时钟，选择为clk。按照115200的波特率，采样的时间宽度应该是104166ns，所以采样深度应该是5208，在此选择采样深度为8K。针对被采样的数据中的每个信号，采样深度指定了采样和存储的样本的数量。在最后的校验位的起始时，cap_cnt的数据按照16倍频采样来说，应该是135，然后快变为136才对。可以用此方法测量其他的bit的宽度，有的bit的宽度要比8680ns要少，有的bit的宽度要比8680ns要多，但是偏差不多。
FPGA的使用小技巧
最新发布
qq_22666831的博客
09-29 334
除端口信号外，程序内部定义的 wire 和 reg 信号有时会被 Quartus 编译综合时优化掉，导致在 SignalTap II 中添加信号时找不到。解决办法是在待观察的。避免 Quartus II 将 reg 优化为常数或者合并重复的 reg，是避免 Quartus II 优化掉没 output 的reg，而。对于 reg 信号则加。
附件是Quartus官方的Signal Tap II的使用技巧
02-24
- 打开“Tools”菜单下的“SignalTap II Logic Analyzer”选项。 - 选择“New SignalTap II File”来创建一个新文件。 - 设置文件名及保存位置。 在新建的Signal Tap文件中，可以定义想要监控的信号列表及其采样率...
SignalTap II仿真步骤
11-27
如果在观察波形时发现预期之外的波形，或者某些信号没有显示出来，设计者可能需要重新配置SignalTap II，或者调整其采样深度和采样时钟设置。此外，观察波形的过程也是一个优化设计的过程，设计者可以根据波形发现...
quartus signal-tap II
11-22
- 由于SignalTap II占用了一部分FPGA资源，因此在大型设计中，合理规划和优化信号链路以节省资源至关重要。 - 触发条件设置应尽可能精确，避免频繁触发导致数据量过大。 - 为了获得更准确的调试信息，可能需要在设计...
嵌入式逻辑分析仪Signal Tap II在FPGA设计中的应用
02-03
这样，当FPGA开始运行时，Signal Tap II就可以在后台运行，捕捉感兴趣的信号，而不干扰主系统的运行。 Signal Tap II的优势在于能够在系统硬件模块运行时进行实时监测，这对于快速定位设计缺陷和进行故障诊断至关...
SignalTap II 的使用
ToFPGA的博客
07-12 3122
SignalTap II——基本使用和高级技巧
verilog语言定义的“寄存器”是否被优化掉的实验
nksosoon的专栏
12-17 5206
一 背景          最近在拿FPGA测试ISA总线的时序，同时ISA总线的master是用研华工控机pcm3362。工控机跑的UBUNTU系统，所以总体是在测试Linux环境下，驱动程序通过ISA总线和外接FPGA通信的问题。。。。由于是测试，需要一些观测工作，用Quartus的signaltap很方便。但是我发现许多寄存器signaltap里不能观察，设置signaltap信号时，就没
Quartus的Signal Tap II的使用技巧
qq_37624854的博客
12-27 4517
Signal Tap II全称Signal Tap II Logic Analyzer，是第二代系统级调试工具，它集成在Quartus II软件中，可以捕获和显示实时信号，是一款功能强大、极具实用性的FPGA片上调试工具软件。传统的FPGA板级调试是由外接的逻辑分析仪连接到FPGA的控制引脚，将内部引号引出至引脚I/O上，接着进行板级调试。
阻止Quartus优化掉信号(keep preserve)
eachanm的博客
01-31 1875
使用SignalTap II Logic Analyzer观察信号，有时要观察的信号会被Quartus优化掉，这种情况下可以给信号指定属性。如果是寄存器，并且不是零扇出，可以使用preserve属性。如果是组合逻辑信号（wire），可以使用keep属性。1）不会从该寄存器推断出状态机；2）对零扇出寄存器无效。
怎样屏蔽掉以前的设置信息
weixin_30597269的博客
08-19 65
今天用Signal TapII,可是怎么也找不到时钟，大概是在哪儿设置了什么东西吧，把时钟屏蔽了，高手也解决不了。 只有重新建一个工程了，可是要知道，重新建立的工程，会保留上一个工程的设置，所以要屏蔽到上次的设置。 打开Quartusii创建新工程输入工程名字的page界面，我们看到下面有一个use Exisiting Project Setting按键， 去掉Copy settin...
SignalTap II逻辑分析仪的使用
往事越千年，魏武挥鞭！
03-23 9716
一、例子        我们使用如图1所示的verilog代码所实现的开关电路作为例子。这个电路把DE系列开发板上的前8个开关简单的和对应的8个红色LED相连接。它是这样工作的：在时钟（CLOCK_50）的上升沿读取开关的值，放入对应的寄存器，寄存器的输出与红色LED直接相连接。          按照图1代码实现该电路，锁定引脚，编译整个工程等等，这些在这里不再重复累述
modelsim联合仿真时不需要每次源程序更改后关闭modelsim重启仿真的方法
qq_33239106的博客
03-26 7399
在使用modelsim时，每次更改了源程序我都要关闭上一次的modelsim，才能重新仿真更改后的程序（刚开始学的时候，那个老师教的说这种方法只能每次关闭了，重新仿真），很麻烦。然后实在仿真次数太多了，实在受不了。然后就仔细研究了一下有没有不需要关闭modelsim的方法。不负有心人，找到啦！ ** 一；如何在不关闭modelsim的情况下对修改的程序进行仿真 ** 1.源程序修改，保存。我是用的quartus II ，每次修改完，我会编译一次。 2.modelsim 的界面，如下图（work在librar
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值