Verilog仿真器

最新推荐文章于 2025-07-09 16:20:36 发布

xuhqist

最新推荐文章于 2025-07-09 16:20:36 发布

阅读量3.2k

点赞数 1

分类专栏：读书笔记文章标签：编辑器 Verilog

读书笔记专栏收录该内容

8 篇文章

订阅专栏

本文介绍了Verilog仿真器的三种主要类型：解释型、编译型和本地编译型。解释型仿真器如Cadence Verilog-XL，每次运行都会进行编译；编译型仿真器如Synopsys VCS，先转换为C代码再编译；本地编译型仿真器如Cadence Verilog-NC，直接生成目标平台的二进制代码。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

根据执行仿真的不同方法，Verilog仿真器可以分为以下3种类型：
① 解释型的仿真器。解释型仿真器读入Verilog代码，在计算机的内存中生成数据结构，然后解释性地运行仿真，每次运行仿真时，进行一次编译，编译通常很快就可以完成。Cadence公司的Verilog-XL仿真器就是一种解释型的仿真器。
②编译型的仿真器。编译型的仿真器读入Verilog代码，然后把它转换为相应的C代码（或其他编程语言的代码）。接下来，用标准C编译器将该C代码编译成二进制可执行代码。执行这个二进制代码，就可以执行仿真器。编译型的仿真器的编译时间通常比较长，但其执行速度一般来说比解释型的仿真器快。Synopsys公司的VCS仿真器就是一种编译型的仿真器。
③本地编译型的仿真器。本地编译型的仿真器读入Verilog代码，然后把它直接转换成能在指定的机器平台上运行的二进制代码，机器的平台不同，编译的优化和调整过程也不同。这就是说，能在Sun工作站上运行的本地编译仿真器，不能在HP工作站上运行，反之亦然。Cadence公司的Verilog-NC仿真器就是这种本地编译型的仿真器。

                                          ------读书笔记《Verilog HDL数字设计与综合》