搞IC的小冯

在DDR4阶段是通过SPD（Serial Presence Detect）里来通知CPU来知道外接的内存进行了mirror，并且没有这么大量的管脚被mirror。SPD通常是EEPROM，存储各种配置信息。从DDR5开始引入物理管脚来管理，通知DRAM颗粒它的偶数CA和下一个奇数CA进行了swap。要做管脚mirror的原因，个人理解：应当是两rank下fly by结构的时候，为了CA信号能够尽可能地走线方便，减少stub（即线路板布线中的短线段）优化信号质量。

进公司开始搞DDR Controller了。未来要学的东西还有很多，先从DDR协议入手，然后是DDR Controller、DFI协议，目前认知较浅，主要还是看的太少了。希望一年的时间可以入门，写博客主要是为了监督自己，也是留一个大家讨论的地方。计划一个月的时间，翻译完JESD79-5B DDR5协议手册，希望对对大家有借鉴作用，翻译不对的地方，希望一块讨论，后期有新的认识，我也会不断修正我的翻译。