Cadence 03_C 为原理图文件批量添加Place no connect(x)

最新推荐文章于 2025-02-27 11:03:48 发布
最新推荐文章于 2025-02-27 11:03:48 发布
阅读量682 收藏
点赞数
分类专栏： PCB Layout
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/qq_25144391/article/details/104843349
版权
Cadence OrCAD Capture 批量放置No Connect不连接的方法
fydar的博客
08-31 2731
在进行原理图设计时，未用到的管脚一般需要放置“No Connect”非连接点。本文介绍其批量放置方法。
Cadence技巧04：OrCAD原理图的off-page加页面号
tianpu2320959696的博客
05-08 1万+
Cadence技巧04：OrCAD原理图的off-page加页面号 分步阅读 本文介绍了如何在OrCAD原理图的off-page后面添加页面号的方法。 对于多页的原理图，添加页面号便于快速了解原理图中每个网络在各个页面中的分布情况，有利于快速查找和浏览。更有价值的是，通过页面号可以快速检查网络名称和off-page名称错误而导致的网络没有连接的问题。 工具/原料 ...
cadence 批量添加Place no connect(x)
jament的博客
03-07 9260
刚入门cadence画原理图，绘制原理图时，有多好引脚未使用，现阶段是为了原理图好看些吧，把这些引脚都打上Place no connect(x)标识。未使用的引脚少的时候还好，引脚多起来以后，就有些繁琐了，特别是好多连接关系中突然有一个未连接的引脚，很容易忽略（不想漏掉一个）。在网上查找解决方法的时候，没有找到直接的方法，在网上浏览了一些帖子之后，摸索找到了能批量添加的方法，分享如下。 批量添加步...
candence出现no connect property onpin,,,,错误，该怎么办？
weixin_45547778的博客
11-16 668
原因是上面有引脚添加了 属性no connect，但依然连接了网络，这个时候需要把线剪切，然后看到引脚上有个X,工具栏＂place >no connect "X。再连上线，再生成网标的时候，
cadence生成网络表时出现[ALG0047] “No_connect“ property on Pin 警告
最新发布
qq_57400928的博客
02-27 290
造成这个问题的原因是，最开始设计的时候对器件相关的管脚上加上了'X'(也就是NC符号)，更新设计的过程又对管脚做了连接处理；但是后面的连接处理没有去掉管脚的NC属性。简单来讲就是，最开始定义的是这个管脚是不做连接的（属性为NC），后面实际设计的时候又接上了信号，所以会有报错。解决办法很简单，对这些管脚再做一次NC。把NC的对号勾掉就可以了。这个警告基本可以忽略；
cadence生成网络表时出现[ALG0047] "No_connect" property on Pin 警告
淮南草的博客
08-07 5006
#66 Warning [ALG0047] "No_connect" property on Pin "U1.J15" ignored for U1: SCHEMATIC1, 06_Connector_KJ (129.54, 15.24). Connecting pin to net "J15_HA14_P". 原因：这个警告基本可以忽略；造成这个问题的原因是，设计之初先对器件相关的管脚上加...
cadence原理图group_CADENCE从原理图到PCB步骤
weixin_39794347的博客
12-19 992
一．原理图1．建立工程与其他绘图软件一样，OrCAD以Project来管理各种设计文件。点击开始菜单，然后依次是所有程序-- Allegro SPB 15.5--Design Entry CIS，在弹出的Studio Suite Selection对话框中选择第一项OrCAD_Capture_CIS_option with capture，点击Ok进入Capture CIS。接下来是File--N...
Cadence——原理图相关教程
haonanyayaya的博客
01-15 1万+
包含创建文件，原理图，元器件，规则检查，PDF与BOM清单输出，各类PCB网表
Cadence从原理图到PCB的具体步骤
weixin_45082577的博客
11-01 1万+
Cadence从原理图到PCB的具体步骤 一．原理图 1．建立工程 与其他绘图软件一样，OrCAD以Project来管理各种设计文件。点击开始菜单，然后依次是所有程序-- Allegro SPB 15.5–Design Entry CIS，在弹出的Studio Suite Selection对话框中选择第一项OrCAD_Capture_CIS_option with capture，点击Ok进入C...
cadence生成网络表时出现如下错误，解决办法
热门推荐
digent的专栏
08-13 4万+
（1）Warning "No_connect" #1 Warning [ALG0047] "No_connect" property on Pin "P1.8" ignored forP1: SCHEMATIC1, 13)URAT (7.90, 1.20). Connecting pin to net "N16811229".&H)K]‑hwM $k3D3pd‑T$W7he ALG0047，
20131008-OrCAD删除NoConnect属性的方法
2974786048的专栏
10-08 3324
选中器件后，属性中找到下图的位置，去掉即可。
ORCAD 使用技巧笔记记录
qq_39825125的博客
08-11 5377
ORCAD日常使用中记录的笔记
orcad capture WARNING(ORCAP-36038): 解决办法
kfxyty的专栏
02-02 1万+
orcad capture WARNING(ORCAP-36038): 解决办法 在使用cadence 16.6版本的时候，生成网标的时候； 发现如下错误： #5 WARNING(ORCAP-36038): "No_connect" property on Pin "U1.AC5" ignored for U1: SCHEMATIC1, 04.Media (195.58,
cadence SPB17.4 - orcad - WARNING(ORCAP-36038): “No_connect“ property on Pin ‘‘ ignored for
谢绝(无视)留言与私信
01-20 2845
原理图画完了, DRC通过.出网表, 很正常. 偶然去看了出网表的日志 netlist.log, 居然有警告…警告说, 上面这些引脚有一个属性No_connect, 但是连接了一个网络.我没特别加过这个属性. 做封装时, 也没特别设置过属性.去看原理图库, 没有地方可以设置No_connect属性. 就不知道这个属性怎么进入原理图的.有可能是orcad中间崩溃过, 重新载入时进行了自动修正引起的.尝试解决这个问题.
Orcad Capture中删除已添加的No Connect标识
David_xtd的专栏
09-09 1万+
问题： Orcad Capture中将No Connect标识放置到了原本应该放置连线的管脚上，不知道怎么删除。 虽然添加一根Wire可以掩盖该管脚上已经添加的No Connect标识，但是导出网表的时候，会有Warning提示： #1 WARNING(ORCAP-36038): "No_connect" property on Pin "J1.11" ignored for J1:...
cadence学习之原理图——连线
weixin_30466421的博客
10-23 5300
重点： （1）两种连接方式：Place Net和Place Net Alias （2）交叉线之间的电气连接Place Junction （3）引脚悬空 Place no connect （4）两器件管脚之间直接互连的设置 （5）总线的连接Place Bus （6）不同页面电气特性连接Off-page connector 原理图的连接是为了实现电气上的连接，但是要注意虽然我们是用...
Altium designer 不显示3D的模型
Matlab - Data_Reconstruction
03-16 3万+
AD软件提供了可以查看PCB的3D模式功能，当在3D视图的模式下查看不到3D的器件可能有两种原因： 1.器件本身没有3D封装 2.3D封装的显示没有进行打开，利用快捷键L打开View Configuration面板，在View Options选项中将show 3D Bodies选择On 进行打开，如图所示。 1）、 3D效果没有显示只能说明你的元器件没有加载step模型！ 方法有，但是不能一次性加载，只能一个元件一个元件的添加3D 的STEP模型~ 在lib编辑模式下，点击place-3Db..
Altium Desinger - 复制原理图报错 (Unique Identifiers Errors)
Matlab - Data_Reconstruction
09-17 1万+
报错过程： 当绘制模块原理图时，电路相同的模块可以单独建一个文件，然后复制粘贴，得到多个相同的原理图，编译整个文件的时候报错 报错原因： 原理图模块文件复制粘贴会出现ID相同的情况，机是重新为器件标号，ID确不会改变 UNIQUE ID在原理图和pcb里面相当于元器件的唯一身份许可，不可相同 解决办法： 操作-TOOL/...
cadence快速画esp32原理图封装
02-08
### 如何在 Cadence 中快速创建 ESP32 原理图和封装 #### 创建原理图库和元器件库 为了高效地完成ESP32的原理图绘制，在Cadence环境中，首先要建立专门针对该处理器的元件库。这一步骤至关重要，因为良好的库管理能够显著提高后续工作的效率并减少错误的发生率[^2]。 #### 绘制原理图 当准备就绪后，可以开始着手于具体电路的设计工作： 1. **启动Cadence Capture** 打开软件，并新建项目文件夹用于保存即将开展的工作成果。 2. **放置组件** 将之前导入或自制好的ESP32模型拖放到绘图区中作为核心控制单元。注意检查所选用型号是否匹配实际需求以及其引脚定义是否准确无误。 3. **连接线路** 利用工具栏中的连线功能来实现各部分之间的电气连接关系。对于复杂的信号路径建议采用总线形式表示以保持图纸清晰度。 4. **标注说明** 添加必要的文字标签帮助理解各个节点的功能作用，特别是对外接口处更应如此做标记以便后期维护查阅方便。 ```python # Python伪代码展示逻辑流程而非真实语法 def create_schematic(): open_cadence_capture() new_project_folder("ESP32_Project") place_component("ESP32", "Core_Controller") # 放置ESP32为核心控制器 connect_lines() # 进行内部模块间的布线操作 add_labels_to_nodes() # 对重要位置添加描述性注释 ``` #### 设计封装 接下来转向物理层面即PCB布局规划方面考虑： - 使用Allegro PCB Editor打开关联工程； - 寻找适合尺寸规格的标准焊盘图形模板应用到目标芯片上； - 如果官方资料里提供了推荐layout方案，则严格按照指导执行确保兼容性和稳定性良好； - 完成初步草稿之后利用DRC(Design Rule Check)自动检测机制排查潜在冲突点加以修正直至满足制造工艺要求为止。 ```bash # Bash命令模拟过程概览 cd ~/Documents/Cadence/Projects/ open_allegro_pcb_editor "ESP32_PCB" select_standard_pad_templates_for_ESP32 apply_recommended_layout_scheme_if_available run_drc_checks_and_fix_issues save_changes ```
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Yasir'sHardwareLogs

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值