高速数据采集与传输（一）：ADC08D500调研

        前言：高速ADC数据采集的应用和开发，涉及的技术面非常的广泛，后续阶段博主将尝试以纯项目开发的形式做一次专题技术分享，将基于高速数据采集的相关内容进行一系列的技术文档更新。博主全凭兴趣在更新和总结，很难做到一直为爱发光，如果能对大家理解基于FPGA的高速ADC数据采集与传输有一点点帮助，记得点赞和收藏给予支持。

一、项目框架

1.1 项目功能划分

（1）常用的PCIe上下行通信（user/dma/irq）；

（2）DDR AXI4驱动、DDR数据下行缓存、上行传输；

        以上两个功能块会视情况以uart作为备选项进行替换。

（3）LVDS channel内部/channel之间数据对齐，其中channel内部对齐采用RTL方式，channel之间数据对齐采用软核方式；

（4）PC与MicroBlaze软核交互控制流程；

（5）MicroBlaze软核用于：

        a、axi-spi驱动封装与控制；

                axi-spi主要用于在线升级，完成Flash的Chip ID识别、擦除、烧写、校验等工作。

        b、用户RTL自定义spi应用层驱动控制

                用户RTL自定义spi主要用于LVDS channel之间数据对齐的控制流。

（注：这里channel之间数据对齐暂不考虑axi-spi ip core ，因为axi-spi ip core spi sclk支持的最高频率受FPGA型号约束）