Verilog中的`timescale及它对仿真时间的影响

最新推荐文章于 2025-06-16 11:23:53 发布

原创最新推荐文章于 2025-06-16 11:23:53 发布 · 3.9w 阅读

115 ·

CC 4.0 BY-SA版权

文章标签：

#Verilog #`timescale #simulation #Verilog仿真时间

FPGA 同时被 3 个专栏收录

15 篇文章

订阅专栏

数字信号处理

5 篇文章

订阅专栏

Verilog

4 篇文章

订阅专栏

本文详细介绍了Verilog中的`timescale指令，包括其作用、语法格式及使用时的注意事项。通过具体示例展示了如何设定时间单位和时间精度，以及它们如何影响仿真的实际时间。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

1. `timescale

`timescale是Verilog中的预编译指令，指定位于它后边的module的时间单位和时间精度，直到遇到新的`timescale指令或者`resetall指令。它的语法如下：

`timescale time_unit / time_precision

假如我们延时x个时间单位，那延时的总时间time = x*time_unit，但最后真正延时的时间是根据time_precision对time进行四舍五入后的结果，如下面的代码所示。

`timescale 100ns / 10ns // 时间单位100ns，时间精度10ns
module tb;
reg [4:0] set;
parameter d1 = 20，
          d2 = 1.5,
          d3 = 1.54,
          d4 = 1.55;

initial begin
    #d1   set = 0;      // real_delay = round(20*100)   = 2000ns, 以10ns为精度做四舍五入
    #d2   set = 1;      // real_delay = round(1.5*100)  = 150ns 
    #d3   set = 2;      // real_delay = round(1.54*100) = 150ns 
    #d4   set = 3;      // real_delay = round(1.55*100) = 160ns 
end

endmodule

注意事项：
1）时间单位和时间精度只能是1、10和100这三种整数，单位有s、ms、us、ns、ps和fs；
2）时间精度必须小于等于时间单位

2. `timescale时间精度对仿真时间的影响

`timescale的时间精度设置是会影响仿真时间的，如下面几种设置。最后一种设置可能是第一种的一倍还多，并且占用更多的内存，所以如果没有必要，应尽量将时间精度设置得更大一些。

`timescale 1ns / 1ns
`timescale 1ns / 100ps
`timescale 1ns / 10ps
`timescale 1ns / 1ps

参考资料：
1) IEEE Std 1364TM-2005: IEEE Standard for Verilog Hardware Description Language.
2) Verilog Coding Styles for Improved Simulation Efficiency.