OrCAD导出网表到Allegro PCB中

本文详细介绍了如何在Allegro中从创建网表到导入工程的步骤,包括选中dsn文件、使用CreateNetlist工具、设置保存路径、导入网表等关键操作,确保了PCB设计的顺利进行。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

1.首先打开已经编译通过的原理图,选中工程文件,后缀为.dsn文件
在这里插入图片描述
2.执行Tools>>Create Netlist指令或者直接点击工具栏中Create netlist图标,如图所示
在这里插入图片描述
3.弹出窗口后,请点击到PCB Editor,点击选择保存网表的路径,选好路径后点击OK,然后点击确定后会提示是否导出网表,点击确定即可,如果导出出错,请确认原理图编译通过,所有器件都已经选好封装等等
在这里插入图片描述
4.打开Allegro,新建一个PCB,并指定好PCB文件的保存路径,之后点击OK
在这里插入图片描述
5.点击File>Import>Logic,弹出以下窗口,勾选以下选项。
在这里插入图片描述
6.选择网表的路径,点击OK。
在这里插入图片描述
7.网表的路径选好后,点击Import Cadence导入网表,到此网表导入完成。
在这里插入图片描述

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值