测试多时钟频率-systemVerilog

最新推荐文章于 2025-06-03 09:45:19 发布

原创最新推荐文章于 2025-06-03 09:45:19 发布 · 863 阅读

3 ·

CC 4.0 BY-SA版权

文章标签：

#systemVerilog

systemVerilog语法专栏收录该内容

30 篇文章

订阅专栏

该博客介绍了如何在Verilog环境中使用宏定义和任务来测量不同时钟信号的频率，特别是关注DDR0时钟。`cr_tb.sv`模块展示了如何设置和调用`set_ddr0_freq`任务来获取DDR0的时钟频率，并通过`get_real_clock`任务计算时钟周期。内容涵盖了时钟数组的分配、时钟频率的实时测量以及DDR0时钟的详细分析。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

//cr_tb.sv文件内容

`include "cr.vh"

//宏定义
`define CLK_MAIN_IDX    `h00
`define CLK_DDRIDX      `h01
`define CLK_DDR0_IDX    `h02
...

module cr_tb

assign clk_array = {
    clk_main,
    clk_core_l2c_0,
    clk_ddr0,
    ...
    test_o
};

initial begin: main_block
...
set_ddr0_feq;//调用task
...
end


task set_ddr0_freq;
    get_real_clock(`CLK_DDR0_IDX,duration);
    $display("freq of clk_ddr0 is %f", duration);   

endtask


task get_real_clock;
    input  int index;
    output real_clock;
    real stime, duration;
    @(posedge clk_array[index]);
    stime = $realtime;
    @(negedge clk_array[index]);
    duration = $realtime - stime;
    real_clock =500.0/duration;
endtask

endmodule