逻辑门（1）

墨衍会员 · AI 创作全网分发 墨衍智能分发 本文由作者通过墨衍一键同步至各平台 1分发平台 300+累计阅读 386平均单平台已同步平台优快云微信公众号微博知乎掘金百家号博客园抖音小红书 你的文章也可以这样分发 墨衍会员 ¥399起/年，写一次发全网我也要 → 码龄5年

关注

原创最新推荐文章于 2026-07-31 16:02:33 发布 386 阅读 AI 写同款· GEO 优化 ›

数字IC-1.2 用CMOS管构建逻辑门电路及逻辑化简方法（与、或、非、与非、或非）与、或、非、与非、或非门，CMOS管电路图。逻辑标度式化简方法。阅读详情

我这里用简单的电路讲一下逻辑门。

1.逻辑或门

逻辑或门
这里有一个并联电路，当 $s_1、s_2$ 中一个开关闭合，那么整个电路便可以运行。

2.逻辑与门

逻辑与门
这里有一个串联电路。只有当所有开关闭合是，整个电路才能运行。

收录于

逻辑运算与运算符

当前文章被收录于：

逻辑运算与运算符

4 篇文章 2 人学习

订阅专栏查看详情

当前文章被以下社区和专栏收录：

标签

#c++

Part 1: 1.4 硬件仿真项目——构建逻辑门Mux、DMux 需要构建的逻辑门如下 1、Mux（多路复用器），它是一种操作的门。也被成为可编程门，下面会用Mux做一个选择and或or的实例。如果sel=0；取a值如果sel=1；取b值门图如下：其中用到的逻辑门全为Nand，见1.1~1.2节 CHIP Mux { IN a, b, sel; OUT out; PARTS: // Put your code here: Nand(a=b,b=sel,out=bout); Nand(a=sel,b=sel 阅读详情

相关推荐

Multisim 实验 2.0.1 逻辑门电路 PPT

u从4kΩ电阻到T1的“集电结”，到T2的发射结，再到1kΩ电阻，实际是两只电阻、两只pn结组成的串联分压电路，在这个回路中，越往下电位就越低。所以T1的基极电位总是高于集电极0.7V的。 u upn结正向压降0.7V，两只pn结正向压降1.4V，那么两只电阻压降为（5-1.4）V=3.6V，4kΩ电阻压降为［4/（4+1）］&TImes;3.6V≈2.9V，故T1集电极电压为5-2.9-0.7=1.4V。 u u 水向低处流，电流也是向低处流。 u uA端输入3.6V以上高电平电...

静水流深 !!! 2724

数电逻辑门方框中各符号所含意义(全)

这个问题困扰我很久了，直到我在书上看到了这个图比如方框中写个等号就是一个同或门，写=1就是异或门，如果不习惯这种还有更直接的，如下。参考 [1]康华光. 电子技术基础(数字部分)[M].第六版.高等教育出版社.2014.538-539 ...

qq_43284098的博客 7万+

SN74LVC1G57可配置逻辑门：从电平转换到噪声抑制的硬件设计实战

在数字电路设计中，逻辑门是构建复杂功能的基础单元，其核心原理是通过布尔运算处理二进制信号。随着系统集成度提高，对电路灵活性、功耗和可靠性的要求日益增长，推动了可配置逻辑门技术的发展。这类技术允许工程师通过硬件引脚配置，实现多种逻辑功能，其价值在于简化物料清单、节省PCB空间，并支持后期功能迭代。在嵌入式系统和工业控制等应用场景中，常需处理传感器信号组合、电平转换及噪声抑制等实际问题。SN74LVC1G57作为一款典型的可配置多功能逻辑门，集成了宽电压工作、施密特触发输入和超低功耗等特性，能有效解决信号调理、

weixin_42519985的博客 226

数电一：逻辑门

！！！！！

半个月儿上来的博客 1万+

Grove OR逻辑门模块：从74HC1G32芯片到Arduino实战应用

逻辑门是数字电路与嵌入式系统的核心基础元件，它通过布尔代数实现二进制信号的逻辑运算，是构成CPU、存储器等复杂数字系统的基石。其工作原理基于晶体管开关组合，将物理电平映射为逻辑真值，从而实现决策与控制功能。在技术价值上，硬件逻辑门提供了远超软件判断的响应速度与确定性，适用于实时控制、信号预处理及低功耗场景。在物联网、智能硬件和嵌入式开发中，逻辑门常用于传感器信号聚合、安全报警触发、人机接口扩展等。本文以Grove OR模块为例，深入解析其核心芯片74HC1G32GW的电气特性与高速CMOS技术优势，并通过A

weixin_30938149的博客 388

实验二（1）基本逻辑门电路分析

本次实验是在数字电路实验箱上实际连线操作，要注意理清各个线路连接关系，学会分析电路。在实验箱上操作时，用的每个芯片都要接地和接电源，并且要注意接线顺序，不要接反，否则会烧电路。

Kamisama6930的博客 2171

逻辑控制电路中门的符号记录（便查）

简单逻辑门符号

weixin_43794311的博客 3793

单管逻辑门

内容：1 单管禁止门及应用 1.1 单管禁止门电路结构及逻辑分析 1.2 单管禁止门在集成电路中的应用 1.2.1 两单管禁止门连接构成简化异或非门 1.2.2 两单管禁止门和一非门构成异或门 1.2.3 两单管禁止门的射极连接完成三个与非门功能 2 串级与非门及应用 2.1 串级与非门电路结构及逻辑分析 2.2 串

逻辑门

逻辑门 1.非门（反相器）在电路中可以用一个小圆圈或三角形表示，作用是把高变低，低变高 2.与门（全高输出高）逻辑表达式： X = AB (A·B)（布尔乘法） 3.或门（有高输出高）逻辑表达式：X = A + B（布尔加法） 4.与非门（将与门的输出反相）逻辑表达式：X = (A B)’ 5.或非门（将或门的输出反相）逻辑表达式：X = （A+B）’ 6.异或门（两个输入相反，输出高水平） 7.同或门（与异或门相反） p.s.异或门和同或门只有两个输入 ...

m0_51653236的博客 4292

基于MediaPipe的智能俯卧撑计数与姿势矫正系统

在现代健身和体能训练中，俯卧撑是最基础也是最有效的自重训练动作之一。然而，许多人在进行俯卧撑训练时常常存在姿势不正确、计数不准确等问题。本文将介绍如何利用计算机视觉和姿态估计技术，开发一个智能的俯卧撑计数与姿势矫正系统。

qq_36224726的博客 916

数字IC后端时钟树综合实战：OCC电路优化与时钟树平衡策略

本文深入探讨了数字IC后端设计中时钟树综合的关键挑战，重点分析了OCC电路时钟树优化的必要性。通过实战案例，详细阐述了如何通过手动干预、时钟分组与分段长树等策略，避免工具自动平衡导致的时序违例和资源浪费，从而有效实现时钟树平衡并提升设计质量。

weixin_29306261的博客 325

43，Verilog-2005标准篇：bufif1、bufif0、notif1 和 notif0 逻辑门

如果延迟指定为3个延迟，则第1个延迟决定上升延迟，第2个延迟决定下降延迟，第3个延迟决定到 z 的转换延迟，3个延迟中最小的延迟决定到 x 的转换延迟。如果延迟指定为2个延迟，则第1个延迟决定输出上升延迟，第2个延迟决定输出下降延迟，两个延迟中较小的延迟适用于到 x 和 z 的输出转换。数据输入值和控制输入值的某些组合可导致这些门输出两个值中的任何一个，而不偏向任何一个值。符号 L 代表数值为 0 或 z 的结果。端口列表中的第一个端口应连接输出端，第二个端口应连接数据输入端，第三个端口应连接控制输入端。

FPGA_LOVE的博客 2177

手把手教你用VSCode+MCUXpresso搭建i.MX RT1062开发环境（附RT-Thread Nano移植）

本文详细介绍了如何使用VSCode和MCUXpresso工具链搭建i.MX RT1062开发环境，包括工具链安装、工程配置、调试技巧以及RT-Thread Nano实时操作系统的移植方法。通过实战步骤和优化建议，帮助开发者快速掌握这款高性能Cortex-M7 MCU的开发流程，提升嵌入式开发效率。

weixin_27014595的博客 391

1-1 Verilog 逻辑门

Verilog 学习过程简单的逻辑门电路设计

hyhop150的专栏 5126

VTK基础教程（1）- vtkPolyData 介绍

目录 VTK的编译与环境搭建 VTK一般渲染流程 VTK数据类型-vtkPolyData 使用vtk自带的多边形数据使用自己创建的数据添加顶点颜色添加面颜色 VTK的编译与环境搭建这部分目前已经有了大佬做了成熟的傻瓜式配置，大家可以参考这篇文章：VTK+VS2019(或其他版本均可) 傻瓜式一站式配置_Nancy_fairy的博客-优快云博客_vs2019 vtk VTK一般渲染流程这部分的介绍也很多，大家可以参考这篇文章：VTK笔记-了解VTK_黑山老妖的博客.

qq_35769071的博客 9052

PicoRV32 笔记 05

PicoRV32 本地总线接口

jjinl的专栏 1573

逻辑门电路详解1（最透彻）

逻辑门（Logic Gates）是集成电路设计的基本组件。通过晶体管或MOS管组成的简单逻辑门，可以对输入的电平（高或低）进行一些简单的逻辑运算处理，而简单的逻辑门可以组合成为更复杂的逻辑运算，是超大规模集成电路设计的基础。最基本的逻辑门有三种，即“与”、“或”、“非”，其符号如下图所示：至于它们的逻辑作用这里不再列出了，免得大家说编剧我灌水，为了显得...

weixin_30378311的博客 8433

AGV、RGV、四向车openTCS调度系统（三）车辆适配器解读，封装自己的适配器

AGV、RGV、四向车调度。理解适配器的整体作用，以及如何使用官方例子改造自己的适配器，

要这头发有何用 3610

1：数理逻辑1：逻辑门的介绍

本文介绍了数字电路中的基本逻辑门及其工作原理。首先讲解单输入逻辑门，包括是门（输入输出相同）和非门（输出与输入相反）。然后介绍双输入逻辑门：与门（两输入均为高电位才输出高电位）、或门（任一输入为高电位即输出高电位）和异或门）最后说明组合逻辑冲门，如与非门（与门加非门）和或非门（或门加非门），它们分别是与门和或门的输出取反结果。文章通过真值表说明了各逻辑门的输入输出关系。

2301_76578848的博客 1867

22h2版本的win10安装Docker Desktop时页面空白

摘要：Windows10 22H2系统重装Docker时出现安装界面卡死问题，通过管理员CMD执行静默安装命令解决。命令指定了WSL-2后端及多个自定义数据存储路径（安装目录、Hyper-V数据、Windows容器数据、WSL数据），安装需等待几分钟。最终验证安装成功。

猿小白的博客 651

n8n智能体开发：Microsoft Outlook 节点

使用 Microsoft Outlook 节点可以自动化 Microsoft Outlook 工作流程，并将其与其他应用程序集成。n8n 内置支持多种 Microsoft Outlook 功能，包括创建、更新、删除和获取文件夹、邮件及草稿等操作。

王国平的博客 570

SN74LVC1G57：可配置逻辑门的应用与电平转换实战

在数字电路设计中，逻辑门是实现基础运算的核心元件，其原理基于布尔代数，通过组合实现各种控制逻辑。传统固定功能逻辑门在小型化与灵活设计上存在局限，而可配置逻辑门技术则通过单一芯片实现多种逻辑功能，显著提升了电路设计的灵活性与集成度。这项技术的工程价值在于能够节省PCB空间、降低BOM成本，并简化后期调试与修改。在实际应用中，可配置逻辑门尤其适用于传感器信号接口、电平转换和混合电压系统互联等场景。本文以SN74LVC1G57为例，深入解析其如何利用施密特触发器输入实现信号整形，并通过灵活配置替代多种单一功能芯片

weixin_28684825的博客 313

ET2012新版免狗免安装绿色软件

ET2012新版免狗免安祖昂绿色软件。，新界面，新视觉，

SGMICRO圣邦微 74LVC1G32XN5G/TR NA 逻辑门

提供绿色SC70-5和SOT-23-5封装选项。在Vcc=3.0V时，输出电流为士24mA。-40°C至 +125°C工作温度范围。宽工作电压范围:1.65V至5.5V。输入可接受高达5V的电压。门锁性能超过250mA。与TTL电平直接接口。

icgogo的博客 200

Camera2Demo

在Camera2 的基础上进行封装，使得Camera2一堆初始化逻辑与Activity分离，降低耦合度，完成预览拍照并保存的操作

jdk-8u144-linux-x64.tar.gz.

该资源为搭建Linux系统Java环境用，资源的后缀为tar.gz格式的压缩包

Part 1: 1.1 合成布尔函数~1.2逻辑门

利用真值表来构造布尔函数的方法会在本文提出。

SKT allsunday的博客 979

假人有限元模型

假人模型，车辆碰撞假人有限元模型，适合做乘员安全的研究者利用

SGMICRO圣邦微 74LVC1G00XC5G/TR SC70-5 逻辑门

在Vcc=3.0V时，输出电流为士24mA。-工作温度范围:-40℃C至 +125°C。1.65V至 5.5V 宽工作电压范围。输入可接受高达5V的电压。提供绿色SC70-5封装。●与TTL电平直接接口。●CMOS低功耗特性。

icgogo的博客 227

Grove AND逻辑门模块深度解析：从74HC1G08芯片到物联网硬件安全实战

数字逻辑门是构建现代数字电路的基石，其核心原理是通过基本逻辑运算处理二进制信号。以与门为例，它仅在所有输入为高电平时输出高电平，这种确定性逻辑为硬件级决策提供了基础。在技术价值上，逻辑门将复杂判断前置到硬件层，能显著提升系统响应速度与可靠性，尤其适用于对实时性要求高的场景。在物联网和嵌入式开发领域，传感器融合与安全控制是典型应用，例如通过硬件互锁实现安全防护。本文聚焦的Grove AND逻辑门模块，基于74HC1G08芯片，完美诠释了如何将基础数字电路模块化，并融入Grove生态系统，其板载开关与LED指示

weixin_33892359的博客 404

上一篇： c++野外生存

下一篇： c++中的goto

Multisim 实验 2.0.1 逻辑门电路 PPT

静水流深 !!!

05-30

2724