墨衍会员
·
AI 创作全网分发
墨衍智能分发
本文由作者通过墨衍一键同步至各平台
1分发平台
700+累计阅读
714平均单平台
已同步平台
优快云
微信公众号
微博
知乎
掘金
百家号
博客园
抖音
小红书
你的文章也可以这样分发
墨衍会员 ¥399起/年，写一次发全网
我也要
更容易布线
有参考地平面，容易阻抗匹配
更好的信号质量
更短的回流路径
。。。
看看最密的地方能不能两层走完，如果可以，说明不用四层板
BGA封装的考虑：
如图：第一、二排可以直接走线 ，第三、四排可以打过孔走线，可是第5、6排就没法走了，可见就要用四层板。
如果要求高，那就可以考虑加层
B:高层板层间距小，平行布线会穿扰
D:如图，如果从模拟第平面走到数字地平面，参考平面就变了，可能就会有一些阻抗的变化，导致信号反射
1.功能相同的器件放在一起
2.就近原则，例如滤波电容、去耦电容要接在芯片附近
点击这个小齿轮：
铜箔层选择4,然后选择根据需要选择是信号层还是内电层。
如果是内电层的话，就要使用画负片的方式（也就是说这一层默认是铺上铜的，划线的部分是没有铜的）
此时alt+w布线时就可以按快捷键1,2,3切换层
嘉立创四层板阻抗匹配实战：从理论到打样验证
本文详细介绍了嘉立创四层板在阻抗匹配设计中的实战应用，从理论基础到打样验证全流程解析。通过对比双面板与四层板的性能差异，结合嘉立创JLC2313层叠结构参数，提供阻抗计算工具使用技巧和板载天线设计要点，帮助工程师实现高效的阻抗匹配设计，提升2.4GHz无线产品的信号传输质量。
四层PCB核心板制作6——BGA引脚扇出与电路扇孔
BGA封装与常见的SOP系列封装最大的区别在于，BGA封装的引脚呈阵列分布，通常情况下可以向上下左右四个大方向进行延伸。而常见的贴片封装基本上只能顺着引脚本身的方向向前延伸。也就是说，BGA封装走线方向比较自由，同时引脚过于密集，需要一定技巧和经验进行处理。 一般情况下，首先对BGA封装的芯片进行扇出处理。 点击自动布线（A）->扇出（F）->器件（O）弹出以下窗口： ...
手搓STM32H743开源飞控系列教程---(六) 巧避嘉立创拆单判定：PCB设计微调实战指南
本文详细介绍了如何通过PCB设计微调避免嘉立创拆单判定，从而节省打样成本。针对STM32H743开源飞控项目，提供了从Gerber文件诊断到具体规避方案的全流程指南，包括随机过孔、丝印微调等实用技巧，帮助硬件开发者高效解决拆单误判问题。
ad软件里面pcb布线过孔比线大多少_BGA布线中所需的PCB层数和过孔走线的关系
过孔走线和层数(1)过孔采用通孔设计中，5个BGA焊盘球需要三层进行出线，因布线不能在贯通孔下面通过，第一个和第二个焊盘球可以表层出线，第三个和第四个焊盘球要通过孔换到第二个层中出线，第五个焊盘球必须通过一个过孔换到第三层出线。5个BGA焊盘球通孔设计出线(2)过孔采用盲孔设计中，5个BGA焊盘球需要两层进行出线，因布线能在盲孔下面通过，第一个和第二个焊盘球可以表层拉出线，第三个和第四个焊盘球要通...
从零到一：我如何用KiCad开启开源硬件设计之旅
本文分享了作者从零开始使用KiCad进行开源硬件设计的完整历程。作为免费且功能强大的EDA工具，KiCad凭借其零门槛入门和丰富的开源生态，帮助作者成功完成了从原理图设计到PCB布线的多个项目。文章详细介绍了环境配置、实战技巧及社区资源，为硬件设计初学者提供了实用建议。
别再瞎画了！用嘉立创4层板+Si9000搞定50欧阻抗匹配的保姆级教程
本文详细介绍了如何使用嘉立创4层板和Si9000软件实现精确的50欧阻抗匹配，特别适合2.4GHz无线通信项目。通过对比双层板和4层板的差异，解析嘉立创在线阻抗计算工具和Si9000高级建模技巧，提供PCB设计中的实战技巧与验证方法，帮助工程师避免常见误区，提升信号完整性。
6层高速PCB设计实战：BGA布局与阻抗匹配全解析
本文深入解析了6层高速PCB设计的核心实战技巧，重点探讨了BGA布局与阻抗匹配两大关键。文章从层叠结构选择入手，对比了两种主流方案的优劣，并详细阐述了BGA扇出、电源模块布局、DDR等长布线以及阻抗计算与规则设置的具体方法，旨在帮助工程师应对高速信号挑战，提升PCB设计的可靠性与性能。
新手避坑指南：用Altium Designer 21画STM32四轴无人机PCB的10个细节
本文详细介绍了使用Altium Designer 21设计STM32四轴无人机PCB的10个关键细节，涵盖原理图设计、PCB布局、打样焊接及调试全流程。特别针对新手常见错误如NRF24L01模块接口方向、电源网络设计等提供实用解决方案，并结合Drone-Mercury项目经验分享高频信号处理与散热优化技巧，帮助开发者高效避坑。
EMI 第1部分 — 规范与测量
图 1：使用准峰值和平均值检测器的EN 55022 A 类和 B 类传导发射限值图 2：CISPR 25 5 类传导发射限值图 5：CISPR 25 传导EMI 测试方案（电压法）概述图 ...
嘉立创EDA专业版新手全流程：从原理图到免费打样PCB
PCB设计门槛常卡在工具链与制造工艺的衔接上。电路设计初学者面对原理图绘制、封装关联、布局布线、设计规则检查（DRC）等环节，往往因各环节割裂而反复返工。嘉立创EDA专业版将设计端与制造端打通，形成从原理图编辑、PCB布局布线到Gerber导出与免费打样的完整闭环。新手可在统一环境下完成PCB设计全流程，借助内置元件库降低封装错误概率，通过DRC自动纠错减少下单被退回的可能，并在每月免费打样中快速验证设计。从LED闪烁灯到温湿度采集模块，硬件入门可以低成本方式走通第一块PCB。
6层PCB设计实战：BGA芯片布线避坑指南（附嘉立创阻抗计算技巧）
本文针对6层PCB设计中BGA芯片布线这一核心挑战，提供了从层叠结构选择、布局规划到扇出布线的完整实战指南。重点分析了S-G-S-P-G-S与S-G-S-S-P-S两种经典层叠方案的优劣，并详细阐述了如何利用嘉立创阻抗计算工具进行精确的阻抗控制与规则设定，帮助工程师规避常见陷阱，提升高速信号完整性与设计成功率。
四层板TMC2208/TMC2209步进电机驱动
描述 这是一个四层板的TMC2208/TMC2209步进电机驱动，用于3D打印机或写字机。 TMC2208/2209的特性： ·2相步进电机，高达2.8A线圈电流（峰值），2A RMS ·带有8、16、32或64微步引脚设置的STEP/DIR接口 ·用MicroPlyer平滑运行256微步插值 ·无声电机运行 ·扩展周期高动态马达控制斩波器 ·4档隐身斩波负载和失速检测 ·节能75%的电流控制 ·电压范围4.75…29V DC ·适合EUP或电池操作的低功耗备用电源 ·内部感测电阻器选项（不需要感测电阻器）
2.1 SRv6 TE Policy
SRv6 TE Policy是在SRv6技术基础上发展的一种新的隧道引流技术。SRv6 TE Policy路径表示为指定路径的段列表（Segment List），称为SID列表（Segment ID List）。每个SID列表是从源到目的地的端到端路径，并指示网络中的设备遵循指定的路径，而不是遵循IGP计算的最短路径。如果数据包被导入SRv6 TE Policy中，SID列表由头端添加到数据包上，网络的其余设备执行SID列表中嵌入的指令。
从PCB到挖矿：Bitaxe Ultra全流程DIY实战（含Gerber文件生成与JLCPCB打板教程）
Bitaxe Ultra是一款开源ASIC比特币矿机硬件，本教程将带你完成从获取项目文件、生成Gerber文件、PCB打板到最终组装挖矿的完整流程。无需专业知识，新手也能轻松上手打造属于自己的比特币矿机。 ## 一、项目准备：获取Bitaxe Ultra开源文件 首先需要获取Bitaxe Ultra的完整项目文件，包括PCB设计图、BOM清单和3D模型等关键资料。 1. **克隆项目仓库**
ST7789T3与CST816D驱动全解析，面试技巧第11篇：嵌入式面试场景问答 10 连发。
SPI模式下，SCLK、MOSI、CS、DC、RST为必需引脚；8080模式下需连接D0-D7、WR、RD等信号线。CST816D触摸芯片通常通过I2C接口通信，需连接SCL、SDA及INT（中断）引脚。确保电源引脚（VCC、GND）稳定供电，ST7789T3典型工作电压为3.3V。显示异常时检查时序参数，如SPI时钟频率（建议≤40MHz）、数据建立时间。初始化流程需发送一系列命令序列，包括设置像素格式、扫描方向、帧率控制等。扫描方向（MADCTL）可调整显示旋转角度，需根据实际硬件布局配置。
Kubernetes集群资源优化实战：Volcano调度器如何帮你省下30%GPU算力
本文详细介绍了如何通过Volcano调度器的Binpack策略优化Kubernetes集群中的GPU资源利用率，解决AI模型训练中的资源碎片化问题。通过实战配置和调优指南，帮助用户提升30%的GPU算力利用率，显著降低任务等待时间和硬件成本。
嘉立创EDA自用题库：原理图到PCB打板的工程复盘与避坑指南
PCB设计与电子工程开发中，EDA工具的熟练运用直接关系到产品从原理图到量产落地的效率。理解元件封装、原理图连接、布线规则等底层概念，掌握DRC检查与阻抗控制的基本原理，是规避设计返工的关键。将项目中的零散经验系统化沉淀为自用题库，通过出题自测代替简单收藏，能够大幅提升故障排查与设计复盘的能力。以嘉立创EDA为实践平台，围绕星型接地、50欧姆阻抗计算、封装映射、打板流程等高频工程场景，分享一套从踩坑记录到知识复用的方法论，为电路设计工程师提供可落地的参考。
避开这些坑！baostock获取股票数据时最容易犯的5个错误（Python实战）
本文针对使用Python和baostock库获取股票历史数据时常见的五大陷阱，提供了实战解决方案。重点剖析了登录状态验证、参数配置、数据解析、批量操作效率及数据一致性校验等关键环节，帮助开发者构建稳健高效的数据获取流程，避免因细节疏忽导致的数据错误或性能瓶颈。
避开PCB假八层结构的温柔陷阱---浅谈六层板的叠层
作者：王辉东 一博科技高速先生团队队员 在《PCB的筋骨皮》一文中，我们提出了当板厚在1.6mm及以上时，怎样避免使用假八层的叠层，而导致PCB成本增加的问题。感觉大家的回答很踊跃哈，看来这个问题还是比较典型的。本来想截取一些回答放在这里，不过篇幅的关系，大家可以自己去上一篇文章，看看文章后面的精选答复。 在此文中我们结合平时的设计经验，提出了自己的见解，希望给大家一个答
解决 python2.7中 ImportError: No module named Crypto.Signature
我的解决办法，先查看有没有安装 pip，直接执行pip 回车 没有出现null什么的就安装了，如果没有安装去其他博客哪里看一下，正常情况是默认就有的，然后使用。发现我自己也不会啊，就百度看看，想着网上的解决方法一大片，但是都是废话，能用的没有几个，而且能安装的没有几个。这个里面的python2、3就是系统里面的python版本，直接跟我这样就可以了除非版本不一样，也就是没有这个版本。就可以使用了，第一个应该是卸载之前的，然后重新安装，我的就是这样解决的。就比如我的，我现在使用的 python2.7。
Autoware1.14-摄像头目标检测YOLO-V3
在Autoware1.14中部署YOLOV3
四/六层板层叠设计思路
嘉立创四/六层板层叠设计思路 Lazy_Caaat关注 2018.07.18 12:56:40字数 1,061阅读 7,327 最近需要做一个四层板，并在JLC打样。 JLC官方要求的层叠结构如下，以常见的1.6mm板为例： 图1 这里我们选择其中任意一个结构即可，他们的区别就是PP层的厚度不一样。PP和core的区别是：core是基板，材质较硬，可以认为他是板子的主要支撑物，是一栋房子的地基。PP是一层“胶水”，用来胶合和绝缘 top与core 或 bottom与core...
光谱数据预处理综合
除了化学信息，光谱还包含其他不相关或不需要的信息，如电噪声，基质背景，杂散光，散射效应等。在用化学计量学方法建立校准模型时，利用预处理方法消除光谱数据中的无关信息和噪声是非常必要的。
嘉立创EDA四层板PCB学习记录（44小点）
1.2.3.4.5.6.7.8.9.10.11.12.13.14.15.16.内径12mil外径大于16mil17.18.铺铜设置19.20.确认21.22.每隔150要有一个包地触点在差分线两侧并排放GND（接地），核心目的是屏蔽外部干扰和抑制自身信号辐射，同时保证差分信号的完整性。差分线依靠两根线之间的信号差值传输信息，两侧的GND相当于“防护墙”：一是阻挡外部电磁干扰（EMI）侵入差分线，避免干扰信号叠加影响差值准确性；
C#串口通信从入门到精通（27）——高速通信下解决数据处理慢的问题（20ms以内）
本文介绍如何在高速通信情况下解决串口接收的数据来不及处理的问题，由高级工程师多年经验总结而成，绝对是串口领域的实战经验！
Probability and Statistics - 4th edition
Probability and Statistics - 4th edition
四层PCB核心板制作7——BGA出线技巧与布线
带有RAM与flash的嵌入式系统往往有两组导线数目较多的总线：地址总线（address bus）与数据总线（data bus）。在布线的时候两组总线往往分开处理。 首先选中地址线网络并高亮，观察发现SDRAM与flash芯片的地址总线都分布在电路图的上半部分。那么在布线的时候就要将上半部分尽可能让给地址总线。同理，下半部分要尽可能让路给数据总线。 上图为与数据总线进行连接的处理器引...
Statistics and Machine Learning Toolbox
Statistics and Machine Learning Toolbox（带书签），MATLAB统计学习工具
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
304
扫一扫
