6层高速PCB layout过程（BGA）

一、选择合适的层叠结构

如何判断一个板子需要用几层才能将线给走完呢，一般可以根据板子的空间和引脚数量最多的芯片来判断，比如一个BGA芯片，可根据其第一排引脚到中心有几排引脚来判断，一般情况一层可以走两排引脚的线（如下图），这并不是绝对，只是一种简单的方法。

如下图，A-C两列算需要一层，C-E需要一层，以此类推算到L列引脚大概需要六层板才能走完。

选择了六层板后需要确定它的层叠结构，层叠结构的组合有很多种，一般常用的层叠结构有以下两种；

第一种：

顶层：信号层

2层：GND

3层：信号层

4层：电源层

5层：GND

底层：信号层

第二种：

顶层：信号层

2层：GND

3层：信号层

4层：信号层

5层：电源层

底层：信号层

第一种相对比较好，有两层GND，对信号层做参考，消除电源噪声有比较好的效果，但是可以走线的层就只有三层，第二种方式就有四层可以走线，但是需要注意信号串扰的问题。

二、器件的布局（BGA滤波电容先不摆放，方便后面扇孔调整）

在器件布局之前可以先把各个电路模块分好，确定输入输出的路径，防止走线是出现大量交叉走。，器件布局遵循模块化布局的原则，模块化分区，避免相互干扰；信号路径越短好，噪声最小化；需要注意的是：

1.输入滤波电容靠近电源芯片输入端。

2.功率电感与开关管（MOSFET）距离最小化，减少环路面积。

3.反馈电阻远离电感和高频开关节点。

4.DDR内存颗粒围绕主控芯片呈“卫星”式分布，等长走线。

5.时钟信号线下方铺地，避免跨分割区。

6.高速信号线远离电源线和模拟区域。

7.接口处信号线先过ESD器件再往主控走，ESD器件尽量靠近接口。

以电源电路为例，先确定总共有几个电源（5v、3.3v、1.2v等）的输入输出关系，谁供给谁，例如

            |-----3.3V-----mcu

5V------|-----1.8V-----k210/ddr

            |-----1.2V-----DDR

，之后，找到单个电源（1.8v为例）的主干道（输入、输出路径）及回流路径原则上越短越好，注意预留打孔和普通空间，提高载流能力。

理想状态：

实际可根据空间做调整：

三、做阻抗匹配

线路阻抗会影响信号的完整性（信号衰弱、信号反射），对高速信号的影响尤其大。阻抗分为差分阻抗和单端阻抗，在差分信号中，常见的差分阻抗值为100欧姆，usb则为90欧姆；单端阻抗常见的阻抗值为50欧姆；利用嘉立创的阻抗神器可计算出对应差分线及单端走线要设置的线宽，在阻抗神器的需求阻抗中填入阻抗值，在阻抗模式中选择是单端阻抗还是差分阻抗，在阻抗层中（1、2、3、4、5、6）选择要走线的层，点击计算就会得到相应的走线宽度（实际可能需要按生产难度、统一线宽等情况进行调整）。

计算出相应的线宽后在EDA工具中添加需要做单端阻抗、差分阻抗的网络类（如下图）

在差分对管理器中添加差分对（如下图）

在设计规则里添加差分对的走线宽度规则（如下图）

将设置好的规则应用到差分网络上（如下图）

设置完差分对的规则，单端走线规则的设置也类似，当然，还需要设置过孔大小（内径12外径18），电源线宽等规则（视电流大小而定）。

四、扇孔及电容摆放

在EDA工具中选中要扇出的器件，右键选择“扇出布线”在扇出设置中选择“新增”，采用默认设置就行，点击“应用”就会自动扇出所有应用的焊盘，如下图

目前的扇出只是初步的处理，随着不断的往外走线，扇出打孔的位置需要不断的调整让出走线的位置，总之需要不断的调整，直到走线完成。

滤波电容的摆放尽量靠近芯片的引脚，电源引脚在芯片边上则电容则摆芯片边上紧挨电源引脚，在芯片内部则将电容摆放在底面扇出过孔的位置，如下图

位置不要提前定的太死，后续走线的时候可能还需要调整位置，剩下的电容也如此处理。

五、布线

ddr的阻抗特性有两种，一对差分线阻抗100欧姆，剩下的是数据线（单端阻抗50欧姆）和地址线，细分还有时钟线，一组线（数据线、地址线、差分）中，除数据线做50欧姆阻抗匹配外，这一组线还需要做等长处理（误差一般5-10mil）。数据线同组同层，确保过孔数量相同，线间距需满足3W原则，做等长处理的蛇形走线也要满足。

走线优先走数据线，保障这一组在同一层，地址线实在无法走通可以不做同一层，先大概将线路走通，走线时先预留出后续等长绕线的空间，后续做等长处理再修整走线。

蛇形走线做等长处理：

在EDA菜单中点击“布线”会有“等长调节”、“差分对等长调节”选项，可用这两种模式对刚刚走的线进行等长调节。

调节过程中以最长的导线为参考，挨着最长的导线逐个进行调节，差分对调节完最好是做包地处理，提高抗干扰性，完成是如下图效果

其他组的线也是如法炮制，也可整组布在其他层，电源线及其他按常规线路走就没问题。

六、优化布线

检查足阻抗线的参考地是否完整，特别是靠近打孔的位置，缺失的有优化；检查走线是否存在拐角小于90度的线，如果存在需要优化；检查电源的连通性对不好的地方进行优化；对板边一圈做缝合孔处理，每一层板边包一层地可提高板子的抗干扰能力和扛静电能力，最后做DRC检查，处理存在的错误。最后的最后处理丝印问题。