QuartusII调用PLL IP核实现分频、倍频（适用于17.1以上版本，包括18.0）

Linthon

于 2019-03-02 14:37:25 发布

阅读量1.4w

点赞数 12

分类专栏： Quartus 文章标签： FPGA Altera MAX10 Quartus

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.youkuaiyun.com/python_java0C/article/details/88075598

版权

这篇博客介绍了如何在QuartusII 17.1及以上版本中调用PLL IP核，以实现FPGA MAX10M08SAM的分频和倍频操作。通过详细步骤，包括设置工程、选择器件、配置PLL参数、生成IP文件和进行仿真，展示了如何创建和验证100MHz倍频和1MHz分频的频率转换功能。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

QuartusII调用PLL IP核实现分频、倍频（适用于17.1以上版本）

从Quartus 17.1开始，软件有一些重大更新内容，比如把一些Quartus内部集成的功能名字改了，让用户特别是初学者更容易理解这些功能的用处。本文在QuartusI18的基础上，使用小脚丫FPGA Max10M08SAM进行简单的调用PLL IP核心进行分、倍频率。

1.设置工程目录
在这里插入图片描述
2.选择器件

3.选择仿真工具

4.查看工程预设信息

5.Tools>>IP catalog,并在搜索框内输入“ALTPLL”；

6.双击，在目录后面追加PLL，点击“OK”；

最低0.47元/天解锁文章

评论 16

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。