【Vitis Accel】2 - Vitis 应用加速开发平台简介

前言

上篇文章主要介绍了 HLS 是什么，这篇文章将从宏观上了解 Vitis 应用加速开发平台的组成和运行过程。

---

Vitis 应用加速开发平台

1. 组成模块

软件（Host） 与 硬件（Kernel）

Vitis 应用加速开发（The Vitis application acceleration development flow）提供了一个用于使用软硬件的标准编程语言开发 FPGA 加速应用的框架。 主要分为软硬件两部分，或者主机（host）和内核（kernel）两部分：

• 软件部分（host program）：使用 C/C++ 开发，可在 x86 或嵌入式处理器上运行，并调用 OpenCL™ API 来与加速器交互
• 硬件部分（kernel）：可以使用 C/C++、OpenCL C 或 RTL 进行开发。

软硬件交互

主机（Host processor） 与硬件加速器（Hardware accelertor）之间的交互通过 XRT（Xilinx Runtime Library） 管理的 API 调用完成。 主机和内核之间的通信，包括控制和数据传输，位于 PCIe 总线或嵌入式平台的 AXI 总线上。 虽然控制信息仅在硬件中的特定内存位置之间传输，但用于在主机和内核之间的数据传输使用的是全局内存（global memory）。 主机和硬件加速器都可以访问全局内存，而主机内存（host memory）只能由主机应用程序访问。