本文详细介绍了ZC706评估板的GPIO引脚分配，包括PS部分的Bank0和Bank1以及PL部分的Bank2和Bank3。GPIO通过MIO和EMIO提供引脚，其中MIO用于PS，EMIO作为补充。在寄存器操作方面，DATA_RO和DATA寄存器反映和设置引脚状态，MASK_DATA寄存器用于选择性写入，DIRM和OEN寄存器控制IO方向和输出使能。EMIO则涉及更复杂的逻辑关系，通过FPGA硬件更改实现灵活性。MIO与EMIO的主要区别在于来源和控制方式，MIO直接配置，EMIO需要通过PS控制的三根线来操作FPGA的GPIO。
GPIO引脚分配
ZC706评估板的PS部分有54个引脚，分成Bank0，Bank1两组；PL部分有64个引脚，分成Bank2，Bank3两组。GPIO外设通过MIO提供PS部分54个引脚，并且还可以通过EMIO将PL部分的64个引脚以及其他硬件模块调用给PS部分使用。
Bank0:32-bit bank controlling MIO pins[31:0]
Bank1:22-bit bank controlling MIO pins[53:32]
Bank2:32-bit bank controlling MIO pins[31:0]
Bank3:32-bit bank controlling MIO pins[63:32]
GPIO寄存器
Bank0，Bank1与Bank2，Bank3寄存器结构不同，其中最大的区别在于
输入输出寄存器
1.DATA_RO寄存器
寄存器中反应引脚的实时状态
如果没有配置其GPIO引脚，其寄存器内的值不可预测
2.DATA寄存器
GPIO配置为输出
最低0.47元/天 解锁文章
扫一扫
2512
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
