PCB射频走线需要注意什么

PCB 射频走线的设计直接决定射频系统的信号完整性、能量传输效率和抗干扰能力，任何细节偏差（如线宽、参考地、布局）都可能导致反射、损耗、辐射超标，甚至系统失效。以下从阻抗控制、参考地处理、布局布线、抗干扰设计、工艺细节五大核心维度，梳理必须严格遵循的关键要点：

一、阻抗控制：射频走线的 “生命线”

射频信号（通常≥300kHz，无线通信多为 1GHz 以上）以电磁波形式传输，特征阻抗（行业默认 50Ω，部分场景 75Ω）的连续性是核心，需杜绝任何阻抗突变：

1. 精准匹配阻抗参数

• 按传输线类型计算物理参数：射频走线常用微带线（顶层 / 底层走线 + 隔层地） 或带状线（中间层走线 + 上下层地），需通过工具（如 Si9000、Polar Impedance Calculator）计算线宽（W）、介质厚度（H）、介电常数（εr）的组合，确保阻抗为目标值（如 50Ω）。
  • 示例：FR-4 基板（εr=4.2）、微带线、隔层地间距 H=1.6mm（63mil）时，50Ω 阻抗对应的线宽约 3mm（118mil）；若 H=0.8mm（31mil），线宽需缩至 1.2mm（47mil）。
• 避免线宽 / 介质突变：线宽突然变宽 / 变窄（如从 2mm 跳变到 1mm）、介质层变化（如跨不同介电常数区域）会直接导致阻抗跳变，引发信号反射（驻波比 VSWR 升高）。若必须调整线宽（如连接芯片引脚），需采用锥形渐变过渡（渐变长度≥3 倍线宽，避免直角台阶）。

2. 严格控制过孔寄生参数

过孔是射频走线的 “隐形杀手”—— 标准过孔（直径 0.3mm）会引入寄生电感（≈0.5-1nH） 和寄生电容（≈0.1-0.5pF），高频下（如 5GHz）等效阻抗偏差可达 10Ω 以上，需针对性优化：

• 减少过孔数量：射频走线尽量不跨层，避免过孔；
• 采用 “背钻过孔”：去除过孔底部多余的孔壁铜（仅保留信号层到参考地的部分），寄生电感可降低 50% 以上；
• 过孔周围加 “接地过孔”：在射频过孔旁（距离≤0.5mm）设置 1-2 个接地过孔，形成 “接地环”，抵消寄生参数对阻抗的影响。

二、参考地处理：保障信号回流与抗干扰

射频信号的回流电流沿 “最小电感路径” 流动（紧贴走线下方的参考地），参考地的完整性直接决定阻抗稳定性和抗干扰能力：

1. 参考地必须 “完整无断点”

• 微带线 / 带状线的参考地（通常为内层地平面）需无开槽、无分割、无大面积空缺：
  • 禁止在参考地开槽（如为避让其他元件挖空），否则回流路径被迫绕行，形成环路电感，导致阻抗突变；
  • 禁止将参考地与电源层合并（如 “地电共用层”），电源噪声会通过参考地耦合到射频信号，引发杂散辐射。
• 跨区域参考地需 “多点互联”：若射频走线从 A 区域地平面延伸到 B 区域地平面（如不同模块的地），需用多个接地过孔（间距≤λ/20，λ 为信号波长，如 2.4GHz 时 λ≈125mm，间距≤6mm）将两地平面短接，避免地电位差。

2. 隔层参考需 “挖空相邻层铜皮”

射频走线若采用隔层参考（如顶层走线参考 L3 层地，跳过 L2 层），需将 L2 层对应射频走线区域的铜皮完全挖空（挖空范围≥走线宽度 + 2 倍介质厚度），避免：

• 相邻层铜皮与射频走线形成 “寄生电容”，导致阻抗偏低；
• 相邻层的信号 / 电源噪声通过电容耦合到射频走线（如 L2 为时钟线层，会引入高频干扰）。

三、布局布线：减少损耗与串扰

射频走线的路径设计需遵循 “最短、最直、最净” 原则，避免能量损耗和外部干扰：

1. 走线路径：短、直、少弯

• 最短路径：射频信号的衰减（导体损耗 + 介质损耗）与路径长度正相关，高频段（如 28GHz 毫米波）每增加 10mm，损耗可能增加 0.5-1dB，需尽量缩短走线（如天线馈线长度≤20mm）；
• 避免弯曲 / 绕线：
  • 禁止直角 / 锐角弯曲（阻抗突变严重），必须采用圆弧弯曲（弯曲半径≥3 倍线宽，如线宽 2mm 时，半径≥6mm）或45° 倒角；
  • 禁止无意义绕线（如为对齐其他元件而绕圈），绕线会增加路径长度和寄生电感，同时可能形成 “环形天线”，辐射 / 接收干扰。

2. 分区隔离：按信号强度划分区域

射频系统需按 “信号功率 / 敏感度” 划分区域，避免强信号干扰弱信号，布线时需严格隔离：

• 发射端（Tx）与接收端（Rx）分离：
  • 发射链路（尤其是功放输出端）功率高（如手机 PA 输出功率达 23dBm），接收链路（LNA 输入端）敏感度高（噪声系数 NF 需≤1dB），两者走线需远离（间距≥10mm，或用接地铜皮隔离），避免 Tx 信号耦合到 Rx 端导致接收阻塞；
• 强干扰源远离射频区：
  • 时钟线（如 100MHz 晶振）、电源开关（如 DC-DC 转换器）、数字总线（如 SPI、I2C）等强干扰源，需与射频走线保持≥5 倍线宽的间距，或在中间加 “接地隔离带”（宽度≥2mm，且多点接地）。

四、抗干扰设计：抑制辐射与串扰

射频信号本身易辐射，也易受外部干扰，需通过布线细节减少干扰：

1. 避免平行布线：减少串扰

• 射频走线与其他走线（包括其他射频线）的平行长度需≤λ/20（如 2.4GHz 时≤6mm），若超过需：
  • 增大间距（≥3 倍线宽，高频段需≥5 倍）；
  • 中间加接地铜皮（隔离带），且隔离带需每隔 5mm 用接地过孔与参考地连接；
• 射频差分对（如 100Ω 差分线）需 “紧密耦合、等长”：
  • 线间距固定（如 100Ω 差分对，线宽 0.8mm 时，间距 0.6mm），避免耦合系数变化导致阻抗偏差；
  • 等长误差≤5mil（127μm），否则会引入相位差，影响差分信号的共模抑制比。

2. 屏蔽敏感区域：减少辐射

• 高功率射频区域（如 PA 输出端）需用 “金属屏蔽罩” 覆盖，屏蔽罩底部需与参考地紧密连接（通过多个接地过孔，间距≤3mm），避免信号辐射到外部；
• 射频走线靠近 PCB 边缘时，需与边缘保持≥2mm 距离，避免 “边缘辐射”（信号通过 PCB 边缘的电磁场泄漏）。

五、工艺细节：规避加工与装配误差

1. 板材选择：适配高频特性

• 低频段（≤2GHz，如 WiFi 2.4GHz）可选用普通 FR-4 板材（εr=4.0-4.5，tanδ=0.015-0.02）；
• 高频段（≥5GHz，如 5G NR、毫米波）需选用低损耗高频板材（如罗杰斯 RO4350，εr=3.48，tanδ=0.003；泰康利 TLY-5，εr=2.2，tanδ=0.0009），减少介质损耗。

2. 铜厚与阻焊：控制损耗与阻抗

• 铜厚选择：射频走线铜厚推荐 1oz（35μm），过厚（如 2oz）会增加趋肤效应损耗（高频电流集中在表面，厚铜的有效利用率低），过薄（如 0.5oz）会增加导体损耗；
• 阻焊层处理：射频走线表面可覆盖阻焊层（避免氧化），但需选择低损耗阻焊油（如无铅阻焊，tanδ≤0.01），且阻焊层厚度均匀（避免局部介质厚度变化导致阻抗偏差）。

3. 元件布局：贴近走线减少过渡

• 射频元件（如匹配电容、电感、滤波器）需紧贴射频走线，减少元件引脚到走线的过渡长度（≤1mm），避免引脚引入额外阻抗；
• 元件接地端需 “最短接地”：如匹配电感的接地端，需直接通过接地过孔连接到参考地（过孔距离元件引脚≤0.5mm），避免 “飞线接地”（引脚先连到走线，再通过走线接地）导致接地电感增大。

总结：射频走线的核心原则

射频走线的设计本质是 “控制阻抗、稳定回流、隔离干扰”，所有细节都围绕 “减少信号反射、降低能量损耗、抑制杂散辐射” 展开。实际设计中，需结合阻抗仿真工具（如 Allegro SI、ADS）验证参数，同时与 PCB 板厂确认加工能力（如线宽公差、背钻工艺），最终通过实测（如 TDR 阻抗测试、频谱仪辐射测试）优化调整，确保满足射频性能指标。