IC Verification Record

本文探讨IC验证的方法论,强调spec的重要性,提出验证计划需细致,并讨论RTL设计与验证的协同作用。文章还分享了关于测试案例设计、系统级验证及常见问题解决的经验。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

记录IC验证有关的杂谈

Record

  • spec是主要来
  • 大体方向上,尽量跟DE分开解读spec,摘取测试点;但是对于比较internal的case,还是需要DE帮设想
  • 工作应该有主次,有些是必须的,有些是非必须,有些是首先要覆盖的
  • verification plan需要验证者,尽量写得细,verifylist做得好,工作就完成一半了
  • 没有spec,拒绝验证!没有spec,拒绝验证!
  • 设计工程师也需要根据rtl来提出一些具有风险或者复杂场景的功能点
  • designer完全按照自己的理解写speccode,然后验证按照这个写验证的teatcase,能验出来什么?
  • 系统写系统spec,应用写应用的specrtldesign spec。理想状况是先出design spec,然后设计验证一起开始码代码
  • 验证应该是和design一块儿开始的,接口定义好,给个wrapper就能开干
  • 高内聚低耦合
  • rtl如果能多考虑以后的时序问题,以后就会少麻烦,改流水线容易,改loop
  • IntelAMD都拿ACL2来验证他们的浮点数乘法器

TB record

  1. simulation hang住的地方加watchdog
  2. simulation 正在run的flag, time cnt on log
  3. 单个操作包装成atomic sequence

 

 

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值