18、RACE：嵌入式处理器的快速架构仿真与综合框架

RACE：嵌入式处理器的快速架构仿真与综合框架

1 引言

嵌入式系统无处不在，从低端的无线手机、联网传感器和智能卡，到高端的网络路由器、网关、防火墙和服务器。与通用计算设备不同，嵌入式系统通常是特定应用设备，它们会反复执行单一应用或一类应用。

嵌入式系统的核心通常由通用处理器（GPP）、专用集成电路（ASIC）或两者结合来实现。GPP 具有可编程性，但功耗比 ASIC 高。较短的上市时间和较低的风险使得 GPP 在嵌入式系统中得到广泛应用。而 ASIC 设计成本高且不可编程，难以进行升级，但它功耗低、体积小。

近年来，特定应用指令集处理器（ASIP）成为嵌入式系统功能实现的新选择。ASIP 具有专门的指令、选定的协处理器和参数化缓存，适用于特定程序或一类程序。它能高效执行特定应用，可编程，设计速度快，功耗低于 GPP 但高于 ASIC。许多工具和可定制处理器，如 ASIPmeister、Xtensa、LISATek 等，使得 ASIP 的快速创建成为可能。

然而，现有的工具存在局限性。除部分工具外，其他工具要么只能生成嵌入式处理器的硬件描述语言（HDL）模型，要么只能进行指令集仿真（ISS）。HDL 模型适用于精确综合和功耗测量，但仿真速度慢；ISS 模型仿真速度快，但无法提供综合结果。为解决这些问题，我们提出了 RACE 框架。

2 相关工作

为满足更短的设计周期需求，许多商业和研究机构提供了基础处理器内核，这促使了可重构和可扩展处理器的出现。以下是一些基于处理器模板构建 ASIP 的方法：
- Xtensa ：可配置和可扩展的 RISC 内核，支持 24 位和 16