PCI Express
molake10344
这个作者很懒,什么都没留下…
展开
专栏收录文章
- 默认排序
- 最新发布
- 最早发布
- 最多阅读
- 最少阅读
-
《PCI EXPRESS体系结构导读》读书笔记之前言
声明几点: 1、做这个读书笔记,并没有抄袭的主观愿望,只是想增添阅读的乐趣,也方便以后查阅; 2、感谢《PCI EXPRESS体系结构导读》这本书的作者王齐先生; 3、在读这本书之前,我对PCI EXPRESS一无所知,只用过PCI转RS232的板子用于扩展PC的外设; 4、本读书笔记中肯定会有一些我自己的感悟的想法;总线规范与一般介绍体系结构书籍的关系 PCISIG制定了原创 2015-08-28 10:21:27 · 2741 阅读 · 0 评论 -
Altera硬IP开发PCIe 之四 不只需要PCIe硬核
PCIe硬核实现了物理层、链路层、传输层,但是,这并不说明这是一个完整的PCIe实现方案。还需要“收发器模块”实现PHY芯片的功能,其通过PIPE接口与PCIe硬核连接,通过插槽与PCIe 背板连接。 ↑ , 每个PCIe硬核需要消耗两个收发器模块,可见,收发器模块原创 2015-09-21 16:13:49 · 9871 阅读 · 2 评论 -
Altera:PCI Express参考设计和应用笔记(链接)
PCI Express参考设计和应用笔记–(ALtera)PCI Express参考设计和应用笔记DB5CGXFC7 –(Cyclone V Development Board)DB5CGXFC7 Cyclone V Development Board Board based on the Altera Cyclone V GX Device providing PCIe and SPF ca原创 2015-08-26 16:55:53 · 6700 阅读 · 1 评论 -
Altera硬IP开发PCIe 之三 ModelSim
文档《Arria V Avalon-ST Interface for PCIe Solutions User Guide》中,有一段要使用ModelSim,如下: 其实,这是一段很不负责任的描述,或者说一点都没有考虑到菜鸟的感受,因为,我敲进去do msim_setup.tcl之后,说什么打不开Macro之类的。研究了半天(注意:真的是半天),需要先设置一下文件路径,首先,看下msim_set原创 2015-09-16 10:58:54 · 2749 阅读 · 0 评论 -
Altera硬IP开发PCIe 之一 Quartus II-15.0.0.145 安装
准备使用ALTERA的Arria V GX芯片做PCIe接口芯片,可是看到原来用的12.1版本的Quartus II不支持Arria V GX芯片,所以就上官网搜索新版的Quartus II,就索性下载了最新版本的。 可是,我在这里犯了一个错误,想着下载个独立版本的Quartus II和Arria V 支持软件就OK了: 装完之后发现一个可用的IP核都没有,也不知道哪里出错了。原创 2015-09-15 13:39:07 · 9277 阅读 · 0 评论 -
[深度文章] 主板上的高速铁路 PCI-E 3.0技术及发展一览
http://diybbs.it168.com/thread-862930-1-1.html转载 2015-09-11 13:08:44 · 762 阅读 · 0 评论 -
《PCI EXPRESS体系结构导读》读书笔记之存储器域与PCI总线域
在PCI的体系结构中,含有两类桥:HOST主桥和PCI桥。在每一个PCI设备中(包括PCI桥)都含有一个配置空间。这个配置空间有HOST主桥管理,而PCI桥可以转发来自HOST主桥的配置访问。PCI Agent(PCI主、从设备)使用的配置空间与PCI桥使用的配置空间有些差别,但这些配置空间是由处理器通过HOST主桥管理的。 HOST主桥所完成的最基本功能是分离存储器域和PCI总线域,完成PC原创 2015-09-01 11:23:18 · 1604 阅读 · 0 评论 -
《PCI EXPRESS体系结构导读》读书笔记之PCI-X总线简介
PCI-X总线仍采用并行总线技术,他的大多数总线事务基于PCI总线,但是实现细节上略有不同。将工作频率提高到533MHz,病首先引入了PME(Power Management Event)机制。Split总线事务原创 2015-09-01 10:44:02 · 712 阅读 · 0 评论 -
《PCI EXPRESS体系结构导读》读书笔记之X86处理器的HOST主桥
其实,以PowerPC处理器为分析对象更容易理解Host主桥,不过这里先略过,主要看X86架构的。原创 2015-09-01 16:34:38 · 1802 阅读 · 0 评论 -
《PCI EXPRESS体系结构导读》读书笔记之PCI总线的中断机制
PCI总线的中断机制中断信号与中断控制器的连接关系 中断信号与PCI总线的连接关系 PCI桥规范并没有要求桥片传递其下PCI设备的中断请求。事实上多数PCI桥也没有为下游PCI总线提供中断引脚INTx#,管理其下游的PCI设备。 而同时又说,在PCI EXPRESS中的中断机制,用的是MSI中断机制。所以这种外部中断引脚的中断机制我就暂时不看了。原创 2015-08-31 17:10:17 · 1089 阅读 · 0 评论 -
《PCI EXPRESS体系结构导读》读书笔记之PCI总线的存储器读写总线事务
PCI总线的存储器读写总线事务原创 2015-08-28 16:42:42 · 1186 阅读 · 0 评论 -
《PCI EXPRESS体系结构导读》读书笔记之PCI总线的信号定义
在HOST主桥中含有许多缓冲,这些缓冲使得处理器总线和PCI总线工作在各自的时钟频率中,互不干扰。 处理器与PCI设备间的数据交换主要由“处理器访问PCI设备的地址空间”和“PCI设备使用DMA机制访问主存储器”这两部分组成。 在PCI总线中有三类设备:PCI主设备、PCI从设备和桥设备。 一个PCI设备可以既是主设备也是从设备,但在同一时刻,这个PCI设备或者为主设备或者为从设备原创 2015-08-28 11:29:11 · 1023 阅读 · 0 评论 -
PCI Express的几个基本概念
pcie采用差分方式 每一对差分线分别用于收和发,一到三代的差分线线速率分别为2.5Gbps,5Gbps和8Gbps。实际的传输带宽分别为2Gbps、4Gbps和8Gbps,因为gen1和gen2都采用8B/10B编码,三代采用130B/128B编码。收发方向 计算机到外设传输方向的通路对计算机来说叫发通路,对设备叫收通路;对于从设备到计算机的数据传输对计算机来说叫收通路,对设备来说叫发通路。没原创 2015-08-26 15:47:47 · 3881 阅读 · 0 评论 -
《PCI EXPRESS体系结构导读》读书笔记之第 I 篇 PCI体系结构概述(篇前言)
PCI (Peripheral Component Interconnect,外部设备互连总线),在处理器体系结构中,属于局部总线(Local Bus)。局部总线是相对于系统总线而言的,其主要功能是连接外部设备。原创 2015-08-28 11:16:10 · 1404 阅读 · 0 评论 -
Altera硬IP开发PCIe 之二 Arria V Hard IP for PCI Express用户指南
在网上看到有人说看了一个月的文档,还没有半点感觉,顿时感觉我这种人没有希望了呢?!我多么希望我能坚持下来,看他一个月的文档,要全身心地投入啊!!也可能那位“大神”也是一个伪大神吧,没办法,只能无视前人的教诲,无知无畏了!我是菜鸟我怕谁!Arria V Hard IP for PCI Express用户指南 网址 看到这里有个“Document”,分明是在说“点我有惊喜”。或者,只是在嘲弄我的耐心吧原创 2015-09-15 16:19:10 · 6972 阅读 · 2 评论
分享