Design Entry HDL 如何导出网表

网络上没找到详细的说明
本文将讲解利用Design Entry HDL 如何导出网表，及如何将生成的网表文件导入到Allergo PCB editor的brd文件中。
一.生成网表
Tools——Packager Utilities——Export Packager Files
这一步需要注意，在该软件的工程文件界面去操作，并非在原理图的界面。

工程文件界面如上图

原理图文件界面如上图
原理图文件界面下的Tools——Packager Utilities中并没有Export Packager Files这个选项。

下一步，会出现如图界面，点击OK即可。

生成文件的位置在worklib文件夹内，在点进去一个层级，会生成一个packaged文件，这就是要生成的网表文件，如果是跨部门或者给供应商需要网表文件，可以把这个文件发过去。
二.将网表导入Allergo PCB editor
打开自己的板子文件按照如下操作，File——Import——Logic/Netlist