钽电容、铝电解、陶瓷电容作为DCDC输出电容的比较

http://www.avx.com/docs/techinfo/DC-DCConverterCapBenchmark.pdf

P12 钽电容在不同频率下容量表现非常稳定;陶瓷电容不足够稳定;铝电解很不稳定;

P13 在大范围频段内:

       陶瓷电容的ESR表现得出奇地低(100k时最低0.002欧),但随频率变动也很大(最大1欧);

       钽电容ESR较高(基本在0.05欧以下),且比较稳定,基本不受频率影响;

       铝电解的ESR很高(基本在0.5欧),且比较稳定,基本不受频率影响;

P14 环境对容量的影响,温度范围-55~+125,DC范围0V~4V的条件下:

         陶瓷电容的容量稳定性不好,表现在受电压和温度影响都非常地大,不同条件下从110%到50%变动剧烈;

        钽电容的容量稳定性非常好,-55~+125温度范围和DC从0V~4V范围内几乎不受;

        铝电解的容量稳定性不很好,主要受温度影响大;受电压影响不大。

P15 环境对ESR的影响,温度范围-55~+125,DC范围0V~4V的条件下:

        各种电容的ESR受DC变化影响非常小,可以忽略,但受温度变化影响很大,具体如下:

        陶瓷电容的ESR在全温度范围内的表现仍然非常令人满意,比较稳定,在0.001~0.002欧之间,ESR随温度升高而降低;

       钽电容的ESR在全温度范围内表现的非常稳定,但ESR值仍有点高为0.02欧到0.1欧之间,ESR随温度升高而降低;

       铝电解的ESR在全温度范围内表现非常差,不但值很高,而且非常不稳定,尤其在负温度区域内,因为电解液的特性,ESR最大(-55度时)上升到100欧的很夸张的值;

P16 DCDC输出的测试(输出直流3.3V):

        钽电容表现优秀,纹波频率与DCDC的振荡频率相等(300kHz),峰峰值25.6mV;

        陶瓷电容表现非常差劲,它导致DCDC的调整器不稳定,出现莫名其妙的50kHz的振荡,并且振荡峰峰值电压高达60.1mV(5V输出电压下的测试结果高达169mV);

        铝电解电容表现也不好,纹波频率与DCDC的振荡频率相等(300kHz),峰峰值73.4mV(5V输出电压下测试峰峰值为96.1mV);

P17 DCDC输出受温度影响的测试:(3.3V输出电压恒定,温度变化范围为0~70度)

        温度变化范围内,钽电容表现优秀,整体稳定,在30mV以下,并且随温度升高纹波峰峰值降低;

       陶瓷电容的表现非常差劲,0度时90mV,70度时降到40mV;

       铝电解的的表现更差,0度时150mV,70度时50mV;

总结,DCDC中使用钽电容是最合适的,陶瓷电容极低的ESR和不稳定的容量会导致振荡不稳定,铝电解超高的ESR会导致平滑性能不佳。

 

 

 

### DC/DC 转换器中电容布局设计指南 在 DC/DC 功率转换器的设计中,合理的 PCB 布局对于提升功率密度、降低电磁干扰 (EMI) 和确保稳定运行具有重要作用。以下是关于电容布局的一些具体指导原则: #### 1. 输入电容的位置和选择 输入电容的主要作用是滤波并提供瞬态电流支持。为了减少寄生电感的影响,应尽可能靠近 IC 的输入端放置输入电容[^2]。 - **位置**:将输入电容紧邻开关节点布置,以缩短电流回路长度,从而减小高频噪声辐射。 - **类型**:推荐使用低等效串联电阻 (ESR) 的陶瓷电容器作为主要输入滤波元件。如果需要更高的 RMS 电流能力,可以补充一个大容量的钽或铝电解电容器。 #### 2. 输出电容的配置 输出电容用于平滑输出电压波动,并维持稳定的负载响应。其布局同样需注意以下几点: - **接近度**:输出电容应当位于靠近负载的地方,以便快速应对动态变化的需求。 - **数量与分布**:当单个电容无法满足纹波抑制需求时,可采用多个小型电容并联的方式增加有效表面积,同时改善热管理和散热效果[^4]。 #### 3. 隔离型拓扑中的特殊考虑——Fly-Buck 转换器案例 针对像 Fly-Buck 这样的隔离式架构,共模 (CM) 干扰是一个特别需要注意的因素。由于 CM 电流会经由变压器内部耦合至次级侧并通过地线返回初级侧形成闭环路径[^3],因此建议采取如下措施来缓解这一现象: - 添加专用 Y 类安规认证的安全等级电容连接于原副边之间,用来分流部分 CM 成分; - 使用屏蔽层包裹整个磁芯组件区域,进一步削弱外部场强影响; #### 4. 总体布线策略 良好的整体走线规划能够显著增强系统的电气特性和机械可靠性: - 减少关键信号迹线宽度差异造成的阻抗失配情况发生概率; - 对敏感线路实施差分管控技术或者加设防护罩壳结构加以保护防止外界杂散磁场侵入干扰正常运作状态下的数据传输质量下降等问题出现。 ```python # 示例 Python 伪代码展示如何计算所需最小输入电容值 def calculate_min_input_capacitance(max_load_current): """ 计算所需的最低输入电容值 参数: max_load_current (float): 最大负载电流 返回: float: 推荐的最小输入电容值(法拉) """ recommended_rms_ratio = 0.5 # 推荐 RMS 电流比例 min_c_in = max_load_current * recommended_rms_ratio / (2 * pi * switching_frequency) return min_c_in ```
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值