mingtiauigena的博客

原创 过孔寄生电容和寄生电感 等效

寄生电容等效为并接在节点间的电容（高频再串 ESR/ESL），寄生电感等效为串在电流路径上的电感（高频再并寄生电容）；在 DCDC 功率回路里，两者合起来等效为一个RLC 欠阻尼谐振回路，决定了振铃频率和幅度。

原创 DCDC 电源 输出端反向二极管 一端接地 一端接电感 用作续流用 当电源掉电的时候，由于二极管接地，它能导通

在标准非同步 Buck 拓扑中，你描述的情况成立，掉电时该二极管通常能导通续流；但前提是掉电瞬间电感有电流且二极管极性正确。建议核对原理图确认二极管阴极接电感侧、阳极接地，并确认该电路确为 Buck 续流结构。

原创 电感电压和感应电动势

电感电压和感应电动势是同一物理量的两种表述，大小相等，符号随参考方向相反；电路分析用 vL=Ldi/dtvL​=Ldi/dt，物理解释用 e=−Ldi/dte=−Ldi/dt 体现楞次定律。

原创 dcdc电源 并联的输入电容 电源一上电 电源电压为啥先给电容上电 而不是直接加在芯片端

电容和芯片是并联在同一节点，电压同时存在；但上电瞬间电容初始电压为 0、等效阻抗低，电源电流主要流向电容给它充电，节点电压因此逐渐上升，芯片要等电压达到阈值才启动。所以“先给电容上电”是對。

原创 为啥不同容值的电容 滤波效果不一样

容值不同 → 容抗随频率变化不同 → 自谐振频率和 ESL/ESR 影响不同 → 对不同频段噪声的旁路能力不同，所以滤波效果不一样。选电容要按噪声频率、阻抗曲线和实际寄生参数来定，而不是单纯“越大越好”。

原创 io烧掉 一般是破坏io里面的什么电路

IO烧毁是一个从外向内的破坏过程。最外层的保护二极管是首先的“牺牲品”；如果冲击足够强，能量会摧毁输出驱动MOS管；而闩锁效应则会在芯片内部引发全局性的短路与烧毁；大电流产生的热应力还会直接熔断金属互连。因此，IO引脚测出短路或开路时，其内部往往已是多重结构受损的状态。

原创 I2C 死锁原因和避坑

一个健壮的 I2C 通信设计，不应假设总线永远不会出错。软件兜底：在驱动中实现超时检测，并实现基于 GPIO 模拟的9 时钟恢复程序。这能解决绝大多数 SDA 死锁问题。硬件增强：在选型和电路设计时，优先考虑带复位引脚的从机，或在关键链路使用带恢复功能的缓冲器。这是应对 SCL 死锁等软件无法处理情况的有效防线。

原创 为什么在 ISR 中调用 freertos api xTaskGetTickCount() 可能会导致程序崩溃或跑飞

在 ISR 中调用是一种典型的“未定义行为”，其危险在于违反了 FreeRTOS 的设计规则，可能导致中断嵌套、优先级冲突或内核数据损坏。在中断服务程序中，只调用以FromISR结尾的、明确标记为中断安全的 API 函数。获取系统 Tick 计数值时，请务必使用。

原创 nxp 安装包

集成了完整的 GNU 工具链（如 GCC 11.4, 10.2, 9.2 等版本）和 Eclipse 框架等。：RFP (Ready for Production) 通常指。

原创 linux kernel archives

结合你之前对 FreeRTOS 和底层的了解，这张图展示了 Linux 内核极其庞大和复杂的。

原创 queue.c 信号量 overviewnum msg type origin functon function overview function package1 queueQUEUE_TYPE

define queueQUEUE_TYPE_COUNTING_SEMAPHORE ( ( uint8_t ) 2U ) // 计数信号量。#define queueQUEUE_TYPE_BINARY_SEMAPHORE ( ( uint8_t ) 3U ) // 二值信号量。#define queueQUEUE_TYPE_RECURSIVE_MUTEX ( ( uint8_t ) 4U ) // 递归互斥量。

原创 xEventGroupSync 函数解析

每次同步的之前，先触发xEventGroupSetBits，将任务从无序事件列表中中挂起的任务，放到就绪列表中。如果没有满足所有的事件，则会重新将他放到placeon到无序事件列表中。

原创 为啥两个VDD 引脚必须有两个 100nF

数量对等：芯片有几个 VDD 引脚，就放几个 100nF（或 0.1uF）电容。就近原则：电容必须紧贴对应的 VDD 引脚（引脚 -> 电容 -> 过孔 -> 地平面，这个回路越短越好）。10uF 统筹全局：C38（10uF）不用管高频，只要放在这一组 VDD 供电的入口处（比如 R24 之后）即可，负责低频储能和宏观电压稳定。所以，你看到的 C39 和 C40，大概率是对应着芯片左侧一个 VDD、右侧一个 VDD（或者数字 VDD 和模拟 VDD）。

原创 io 硬件外部上拉了就不能配置内部上下拉

你的物理直觉是对的。一旦同时开启了外部上拉和内部下拉，电流确实会流向地，但更可怕的是，它会利用分压原理把引脚电压卡在不三不四的“中间地带”，导致芯片逻辑混乱。在原理图设计时，看到外部已有上拉，软件配置时就一定要把内部下拉/上拉关掉。

原创 DCDC和LDO的区别

为什么你的电路要这么设计？这就是电子设计中最经典的“DCDC 打头阵，LDO 来收尾”第一级（DCDC：LMR14020）：输入12V，输出5V。压差7V，如果用LDO瞬间就烧了。用 DCDC 把高压大压差降下来，保证全局的高效与低发热。第二级（LDO：AP7347）：输入5V，输出3.3V。压差只有1.7V，LDO 的压力不大，发热可控。更重要的是，它能把 DCDC 产生的开关噪声“过滤”得干干净净，给 MCU、UWB 射频模块提供极其纯净的电源。

原创 电容在电路中的作用

利用电容的容抗（XC=12πfCXC​=2πfC1​，频率越高容抗越小）特性，与电阻（R）或电感（L）组合，构成高通、低通、带通滤波器。在放大电路中，发射极电阻会产生负反馈降低交流增益，并联一个电容，就能让交流信号“旁路”掉电阻，直接接地，从而恢复交流放大倍数。高频干扰来了，不要去走原本该走的那条长路（比如进入芯片内部），而是直接在芯片的家门口（引脚处）通过电容直接流入地（GND）。在需要瞬间释放大能量的场合，比如相机的闪光灯、电磁炮、甚至现在的超级电容公交车，电容会作为一个快速充放电的“电池”使用。

原创 renesas e2 studio 安装避坑

在help->CMSIS Packs Management中，如果有加载出来，就会出现上图的界面。1.help->安装新软件,安装plugin插件，发现有东西在安装，需要将其暂停。核对清楚internal文件中的pack有没有丢失，和安装教程上的核对。2.安装fsp的时候，发现安装不上。

原创 core dump 原理和实现

执行了当前 CPU 核不支持的指令，或代码段被意外篡改。动态内存分配失败或堆内存损坏，也会导致系统崩溃或触发钩子函数。

原创 NE555 多谐振荡器

表 1 .2所示为 555 定时器的功能表,由电路框图和功能表可以得出如下结论：(1)555 定时器有两个阈值,当CO端悬空不用时,它们分别是2/3Vcc和1/3Vcc。(2)输出端 3 脚和放电端 7脚的状态一致,输出低电平对应放电管饱和导通，输出高电放平对应放电管截止。(3)输出端状态的改变有滞回现象,回差电压为1/3Vcc.(4)输出与触发输入反相，可简记口诀“都大为0,都小为 1,一大一小保持不变“，以帮助理解 555定时器的输人输出关系。二、555定时器构成多谐振荡器。

原创 多谐振荡器

①Q1C点的电压下降 => ②Q2B点的电压下降(导致了Q2的截止) =>③Q2C点的电压上升(导致了LED灯D2的熄灭) =>④Q1B点的电压上升 => ⑤进一步使Q1C点的电压下降(导致了LED灯D1的亮起)合上电源开关SW1，在接通电源的瞬间，Q2B点、Q1B点的电压在上拉电阻R1、R2的作用下从0开始抬升，理论上将会把三极管Q1和Q2同时导通。根据电容两端电压不能突变，这时Q1B点的电压也由原来的高电压被拉低，于是三极管Q1被关闭，LED灯D1熄灭。Q1C点的电压下降，进一步引起了自身电压的下降。

原创 运放内部结构实现

同相输入端， non-inverting input反相输入端， inverting input。

原创 CCS加载HSM文件或者其他的烧写文件和编译

CCS加载HSM文件json// ,

原创 防止电压浪涌策略

大电容的定位是。

原创 TTL电路

这是 TTL 电路的一大特色。输出低电平时，下面的三极管导通。这使得 TTL 具有较强的拉电流和灌电流能力（驱动能力强）。TTL 是最早被广泛使用的数字逻辑集成电路家族（如经典的 74 系列）。：以最基础的 TTL 与非门（NAND Gate）为例，它的输入级使用了一个。：≥ 2.0V（只要高于 2.0V，芯片就认为收到了 "1"）。：≤ 0.8V（只要低于 0.8V，芯片就认为收到了 "0"）。：通常为 5V（允许波动范围 4.75V ~ 5.25V）。：≥ 2.4V（通常实际输出接近 4.x V）。

原创 CCS 避坑指南

Show both user-defined and system variables下面的workspace_loc。3.工程右键 属性，General下面Dependencies下面可以修改sdk和SysConfig的版本。Discovered products 可以更新你重新安装的sdk和Sysconfig,编译器。1.要及时清除work_loc下面的临时数据。

原创 gpio 上拉电阻 下拉电阻

gpio 上拉电阻 下拉电阻 上拉 下拉只的是gpio电平。

原创 温度对三级管Q点的影响

温度升高时，三极管的 VBEVBE​ 减小、ββ 增大、ICEOICEO​ 增大，使 ICQICQ​ 增大、VCEQVCEQ​ 减小，Q 点上移；固定偏置最敏感，分压偏置加 RERE​ 通过直流负反馈可显著抑制这种漂移。记忆关系：实际设计中，常配合 RERE​ 负反馈、分压电阻取值足够小、二极管或热敏电阻补偿等措施来稳定 Q 点。

原创 万用表蜂鸣档 测试电阻两端的电压 会响不

所以“电阻两端有电压，蜂鸣档会不会响”没有确定答案，取决于外部电压大小、极性、电阻值和万用表保护电路，电阻阻值低于蜂鸣阈值（常见约几十欧，比如 <30Ω 或 <50Ω，看型号）会响；蜂鸣档本质是“通断/低阻测试”，万用表内部输出一个很小的测试电压/电流。这时它测的是电阻/通断，不是电压。蜂鸣档不是电压档，不能用来测电压。，电容放电后再用蜂鸣档/电阻档测。电压较高时损坏万用表或表笔。不要带电用蜂鸣档测线路通断。读数/判断完全无意义；

原创 MOS管和三极管做开关电源的选择

在原理图设计中，默认选择MOS管是符合行业趋势和性能要求的安全且高效的决定。是否为极低功率（<3W）的成本极致型产品，或需要承受>1kV的超高电压？如果是，则认真评估BJT。如果否，则MOS管是更优解，此时将设计重心放在平衡RDS(on)与Qg、并确保足够的电压/电流裕量上。三极管在开关电源中的“退守”，是半导体技术发展的必然结果。理解其仍被保留的特定边界，能帮助你在面对非常规的设计约束时，做出更从容、更合理的工程判断。

原创 三极管 做开关电路 要尽快跳过放大区

让三极管快速跳过放大区，关键是：基极过驱动电流足够大（2~5倍）、驱动边沿足够陡（加速电容/推挽驱动）、必要时用贝克钳位防止深度饱和拖慢关断。核心是“快进快出”，而不是慢慢爬过放大区。

原创 三极管导通之后Vce的电压是0.3v 为啥比发射极的pn结 正偏电压还低

饱和时 B-E 结和 B-C 结都正偏，VBE≈0.7VVBE​≈0.7V，VBC≈0.4VVBC​≈0.4V，所以 VCE≈0.3VVCE​≈0.3V。0.3V 不是某个 PN 结的压降，而是两个正偏结电压之差。如果你有具体电路或测量数据，可以发出来，我帮你分析工作状态。

原创 万用表区分 三极管 B C E 和 MOS管G D S

发射区是高浓度掺杂（N++），集电区是中等掺杂（N），基区是轻掺杂且极薄。PN 结的内建电势主要由两侧掺杂浓度差决定——掺杂浓度差越大，内建电场越强，正向导通所需的外加电压就越高。发射结两侧浓度差远大于集电结，所以同样正偏时，BE 结的导通压降天然更高。

原创 休眠唤醒流程 注意流程

状态含义上电初始化系统上电运行期（任务未就绪，短暂过渡）正常运行待休眠（等待各任务确认挂起）休眠（执行 VLPS / WFI）电池电压异常（预留扩展）

原创 while(1){；} 加分号

while(1){;} 加分号的作用 是在polyspace静态代码扫描的时候，告诉扫描工具，这个地方是故意留下来的死循环，这样就不会报错了。

原创 业界标准的防竞态写法：WFI

/ 用 PRIMASK 彻底关中断（不是 BASEPRI 的部分屏蔽）DMB;WFI;// 此时即使有中断也只会 pending，CPU 一定入睡ISB;// 开中断后，之前 pending 的中断立即补触发，把系统"带"醒来在这种序列下，即使中断在与WFI之间到达，它也只是 pending，WFI仍会真正入睡，随后会立刻触发该 pending 中断，。而当前用。

原创 PNP和NPN三极管的输出特性曲线

原创 wfi进入之前没有清除basepri, 导致中断优先级不够，wfi 退不出来

CPSID i这也是为什么"关总中断反而能唤醒、进临界区反而醒不来"。FreeRTOS 的走的是 BASEPRI 路线，不是 PRIMASK。另外 AC7843x 的 VLPS 定义是"CPU 进入深度休眠，支持"——唤醒仍然经过 NVIC 中断路径，所以必然受 BASEPRI/PRIMASK 约束，不存在"绕过 NVIC 的独立引脚唤醒通路"这一侥幸。

原创 configKERNEL_INTERRUPT_PRIORITY

这是用户配置的地方。通常根据具体的 MCU 架构和实际需求来设置，常见的定义方式有直接赋值或通过位移计算。c/* 例如，对于 Cortex-M3/M4，最低优先级 */在一些较旧的移植或特定架构中，也可能看到直接赋值的写法。

原创 IO口实现休眠同步和通信口实现休眠同步的优缺点

IO同步是“硬”握手，速度快、可靠性高，但占用引脚；串口同步是“软”握手，灵活、省引脚，但依赖软件协议。你的选择取决于系统对实时性、可靠性和灵活性的具体权衡。

原创 PRIMASK和BASEPRI 中断优先级的区别和联系

特性PRIMASKBASEPRI位宽1 位8 位屏蔽范围所有可配置优先级中断优先级数值 ≥ 阈值的中断影响 NMI/HardFault否否写 0允许所有中断不屏蔽任何中断典型用途全局关中断、WFI 前FreeRTOS 临界区、选择性屏蔽WFI 唤醒仍可唤醒，但不执行 ISR被屏蔽的中断不能唤醒CMSIS。