- 博客(6)
- 收藏
- 关注
RSS订阅转载 模拟集成电路大牛的经验
一、模拟大神的几点学习建议（教材）我学习模电有一段时间了，向大家推荐几本自认为的"宝典"，谈下自己使用它们的感受以及在学习模电过程中的体会，供后来者参考：1. 拉扎维的《模拟CMOS集成电路设计》，我们研二模电课的教材，汪宁老师把这门课讲得可圈可点。当时没意识到有其他书，于是我就把此书读了好几遍。此书内容多摘自较新的论文，还未得到工业界的实践论证，所以一大特点就是pitfalls较多。
2015-01-27 16:52:44
11143
4
转载 大牛很通俗地介绍《信号与系统》
第一课 什么是卷积 卷积有什么用 什么是傅利叶变换 什么是拉普拉斯变换 引子 很多朋友和我一样，工科电子类专业，学了一堆信号方面的课，什么都没学懂，背了公式考了试，然后毕业了。 先说"卷积有什么用"这个问题。(有人抢答，"卷积"是为了学习"信号与系统"这门课的后续章节而存在的。我大吼一声，把他拖出去枪毙！) 讲一个故事: 张三刚刚应聘到了一个电子产品公司做测试
2015-01-26 21:55:06
1053
原创 【学习笔记】【第一章】【Verilog HDL数字集成电路设计方法概述】
一、Verilog HDL和VHDL二、Verilog HDL在数字集成电路设计中的优点如例1中可以方便的改变输入输出的位宽。功能模块的可重用性：由于模块的可重用性对于硬件电路开发效率的提高至关重要。因此业界提出了数字集成电路的软核、硬核和固核的概念。(1)“软核”（Soft Core）一般是指经过功能验证、5000门以上的可综合Verilog HDL或VH
2012-09-26 22:18:19
1491
原创 【学习笔记】【第五章】仿真验证与Testbench编写
一、Verilog HDL电路仿真和验证概述仿真，也叫模拟，是通过使用EDA仿真工具，通过输入测试信号，比对输出信号（波形、文本或者VCD文件）和期望值，来确认是否得到与期望所一致的正确的设计结果，验证设计的正确性。验证是一个证明设计思路如何实现，保证设计在功能上正确的一个过程。验证在Verilog HDL设计的整个流程中分为4个阶段：阶段1: 功能验证——>阶段2: 综合后验证——>阶段
2012-09-26 21:08:18
5350
原创 【整理】Matlab常用函数
第一篇：Matlab软件函数一、软件操作函数1）命令窗口函数：clc：清空命令窗口，使用向上箭头翻看命令。open:打开文件，文本文件（*.doc），可执行文件（*.exe），图形文件（*.fig），超文本文件（*.html，*.htm），MATLAB数据库文件（*.mat），simulink模型文件*.mdl），MATLAB p文件（*.p），PDF文件（*,pdf），PPT文件
2012-09-26 20:20:27
13739
1
原创 【基础】Modelsim的基本使用
1．建立库并映射建立并映射库有两种方法：方法一：在Modelsim中选择File/New/Library，在弹出的对话框中填入库名称，点击OK就完成了库的建立和映射。 方法二：在Modelsim>提示符下运行命令：vlib work2vmap work work2 2．新建工程项目选择下拉菜单File
2012-09-26 19:33:17
16548
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人