main_Yang的博客

Verilog HDL要制作CPU，我没有选择使用分立元件构造，我选择使用了使用FPGA+代码的方式来实现。所以要学习Verilog HDL语言。这是一种HDL（硬件描述语言），可以进行抽象度很高的RTL电路设计。设计电路的步骤电路描述Verilog HDL使用模块来设计一个功能单位的逻辑，模块是Verilog HDL中最基本的构成单位。模块的声明模块声明语法：module<module name>{ <输入信号定义> <输入信号定义>

这个专栏将记录我自制简易CPU的漫漫长路。想要制作CPU，第一个问题就是，CPU有什么功能和它有什么结构。第一篇解答的就是这个问题。第一篇：CPU基础知识CPU的功能指令控制：程序就是一个指令序列，要保证序列的顺序不能颠倒操作控制：从内存取出指令的操作信号，把各种操作信号送往部件，然后控制这些部件按 指令的要求进行动作时间控制：对各种操作进行时间上的管理数据加工：对数据进行算数运算和逻辑运算CPU的结构CPU的基本组成控制器组成由程序计数器、指令寄存器、指令译码器、时序产生