zynq学习之fpga篇（二）计数器的使用

一、设计要求

所使用开发板的系统时钟频率为50MHz，使用计数器，将LED灯每隔1s闪烁。

解析

计数器是实现计数运算的逻辑电路，其可以通过对脉冲个数计数从而实现计数、分频、控制、测量等功能。

计数器设计需要注意以下几点内容：

（1）计数器初始值（可以为0，或其他值）；

（2）计数器计数条件（这是计数器重要的逻辑）；

（3）计数器结束条件（可以是自身计数值为一个特定值，可以为其他逻辑控制）；

二、模块设计

计数器模块框图

计数器需要输入为系统时钟（clk)和电平复位（rst_n为低电平复位，rst为高电平复位，复位是为了防止程序跑飞，因此需要一个机制将其恢复到初始状态），输出通过LED灯显示。

三、波形设计

计数器波形设计

分析

（1）首先在两个输入信号sys_clk和sys_rs