佐左佑右同学的博客

（3） 利用软件对设计内容进行仿真调试，得到正确运行结果。（2） 分析设计任务，根据任务要求完成设计内容。（4） 利用元件例化的方式实现计数译码器的设计。设计任务给出十进制计数器的VHDL描述。（1） 熟悉EDA软件，并能熟练使用。（3） 设计七段译码器的VHDL代码。（1） 建立工作库文件夹和编辑设计文件。（1） 利用有限状态机的方法。（2） 具有同步使能。

解决办法：按照图示依次点击Tools->Options->General->EDA Tool Options->ModelSim 把路径设置为ModelSim软件所在处。解决办法：检查问题1是否已经解决，解决后关闭软件，以管理员身份启动软件，再次仿真。（1）设计具有异步清零，同步使能的60进制计数器，并用VHDL语句进行例化。（2）设计七段译码器的VHDL代码，利用元件例化的方式实现计数译码器的设计。（3） 利用软件对设计内容进行仿真调试，得到正确运行结果。（2） 分析设计任务，根据任务要求完成设计内容。

以全减器为基本硬件，构成串行借位的8位减法器，要求用例化语句来完成此项设计（减法运算是 x – y - sun_in = diffr）。（1）首先设计半减器，然后用例化语句将它们连接起来，图1中h_suber是半减器，diff是输出差，s_out是借位输出，sub_in是借位输入。解决办法：检查问题1是否已经解决，解决后关闭软件，以管理员身份启动软件，再次仿真。（3）利用软件对设计内容进行仿真调试，得到正确运行结果。（2）分析设计任务，根据任务要求完成设计内容。（1）熟悉EDA软件，并能熟练使用。