Quarter II 代码使用位置映射法设计一个模块与仿真的学习笔记

1、首先创建工程文件,文件放置如下

文档介绍    -> doc

运行的文件 -> par

代码文件    -> rtl

仿真文件    -> sim

如下图:

2、本次学习使用一位半加器的代码作为示例,本次主要是学习了解操作步骤。示例代码如下:

//一位半加器的实验仿真
//以及
//位置映射法代码变成模块使用的学习
module half_add1 (
    input A,B,
    output wire SUM,COUT
);

xor E0(SUM,A,B);
and E1(COUT,A,B);
    
endmodule

方便观察,我还是放一个有颜色的代码图吧,我是用VS Code写的,有代码补全的功能,我比较喜欢这个编码方式。

3、查看代码的逻辑表达式

        首先,编译文件,完成编译后双击查看此文件,RTL Viewer

会看到半加器的逻辑表达式如图所示:

4、使用位置映射法变成模块电路

 点击Files -> Create/Update -> Create Symbol for Current File

即 为当前文件创建符号

然后在文件夹中即可看到一个   当前文件名.bsf  就是模块文件了,方便查看,你可以添加文件即可查看,如下图所示

5、仿真的创建与查看

New -> University Program VWF

然后 鼠标右键 添加接口 给时序,运行仿真即可成功

假设你要使用 Quartus II 软件来生成半减器的代码仿真,可以按照以下步骤进行操作: 1. 打开 Quartus II 软件,选择 File -> New Project Wizard,创建一个新的项目。 2. 在新建项目的对话框中,选择一个文件夹来保存你的项目,并设置项目名称和项目类型(例如,选择 "Verilog HDL")。 3. 在接下来的对话框中,添加你要使用的源文件和约束文件(如果需要)。 4. 在设计文件中,编写半减器的 Verilog HDL 代码。例如,下面是一个简单的半减器的代码示例: ``` module half_subtractor(input a, input b, output diff, output borrow); assign diff = a ^ b; assign borrow = ~a & b; endmodule ``` 5. 在 Quartus II 中创建一个新的仿真波形。选择 File -> New -> Simulation Waveform Editor。 6. 在波形编辑器中,设置仿真的时钟周期和输入信号。例如,你可以为输入 a 和 b 分别创建两个信号,并为 diff 和 borrow 输出信号创建两个观察器。 7. 编译你的设计文件。选择 Processing -> Start Compilation。 8. 运行仿真。选择 Processing -> Run Simulation Tool -> RTL Simulation,然后在仿真波形编辑器中运行仿真。 注意事项: - 在编写 Verilog HDL 代码时,确保你的代码正确,没有语错误。 - 在仿真时,确保输入信号的值能够产生正确的输出信号。可以手动设置输入信号值,也可以使用 testbench 进行自动化测试。 - 在编写代码和进行仿真时,注意 Quartus II 的版本和设置。不同的 Quartus II 版本可能有不同的设置和限制。
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

桂北研猛男

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值