- 博客(15)
- 收藏
- 关注
RSS订阅原创 FPGA组合逻辑——竞争和冒险的原因与解决
电路和器件中是存在延时的，~A中反相器的延迟，与A信号相与，产生毛刺。不要试图去消除竞争冒险，组合逻辑中必定是有毛刺的。
2023-07-28 20:29:32
335
1
原创 FPGA学习 RAM IP核
成功创建IP核后，在IP Sources中找到.veo文件，复制。创建工程后，在IP Catalog中输入：“”，注意选择下面的IP核。
2022-11-10 16:41:23
866
原创 System Generator初步使用
工作区各函数值，需要注意的是我们定义的x_in信号，第一列为时间序列，第二列为数据，用作From workspace（simin）【Simulink—Source】的输入；但当用ROM做输入时只需要调用x的数据即可。
2022-10-27 14:04:20
1813
原创 Vivado HLS2017.4 ERROR: [IMPL 213-28] Failed to generate IP.
[IMPL 213-28] Failed to generate IP.
2022-10-15 15:21:53
1246
原创 AMP架构详解
同构多核处理器是指系统中的处理器在结构上是相同的，在软硬件设计上较为简单，通用性高。 异构多核处理器是指系统中的处理器在结构上不同的，在特定场合中可以进行加速，提高性能。Xilinx 的 ZYNQ SOC 融合了这两种架构， ZYNQ SOC 芯片包含两个独立的 Cortex-A9 处理器，这两个处理器核在结构上是相同的，同时又包括了可编程的逻辑单元（ PL），使得 ZYNQ 整体系统成为了一个异构多核系统，同时具有较高的通用性和性能。
2022-09-29 16:04:23
3516
原创 计算机三级嵌入式 知识点一
嵌入式系统逻辑组成：处理器、存储器、I/O设备与I/O接口、数据总线、软件数字图像处理步骤：扫描、分色、取样、量化位平面数目：像素颜色分类的数目像素深度：每像素用了多少位二进制来表示。如单色图像，8位；RGB图像，24位图像数据量 = 图像水平分辨率 x 图像垂直分辨率 x 像素深度 / 8图像压缩：无损压缩（eg: 行程长度编码、哈弗曼编码）和有损压缩（eg: 变换编码、矢量编码）JPEG是静止图像数据压缩编码的国际标准音频指人耳可听见的声音，频率范围为20Hz-20kHz比特率：也称码.
2022-03-21 20:20:22
203
原创 AXI总线协议
AXI（Advanced eXensible Interface），是一种总线协议，该协议最初是由ARM公司提出的AMBA（Advanced Microcontroller Bus Architecture）3.0协议中的最重要部分，是一种面向高性能。高带宽、低延时的片内总线。Xilinx公司从6系列的FPGA开始引入此接口协议，主要描述主设备和从设备之间的数据交互方式。在ZYNQ系列中使用AXI4.0，使得PS与PL数据交互更加高效。下面来分析AXI协议的时序：当主设备的数据准备好时，会发出和维持高电
2022-03-21 17:51:39
1436
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人