ShareTechHome

概述 原理图+代码+仿真截图 Alwaysblock1 xxxxxxxxxxxxxxxxxxxxxxxxxxxx // synthesis verilog_input_version verilog_2001 module top_module( input a, input b, output wire out_assign, output reg out_alwaysblock ); assign out_assign = a ...

概述 电路设计中通过module进行实例化设计来组合成更复杂的电路，连接module时，只要知道module的端口即可，无须关注内部实现。关于连接信号到module有两种方式：端口名称或端口位置。 按位置连线：根据module端口的定义顺序进行端口连接；例如：mod_a instance1(a, b, out); 按名称连线：根据模块名进行连接。例如：mod_a instance2(.out(out), .in1(a), .in2(b)); 实际项目中推荐使用该方法。 原理图+代码+仿真截图..