硅芯思见：m_sequencer和p_sequencer到底谁大

最新推荐文章于 2025-03-10 20:17:27 发布

硅芯思见

最新推荐文章于 2025-03-10 20:17:27 发布

阅读量1.1k

点赞数 5

分类专栏： SystemVerilog 文章标签：开发语言

本文链接：https://blog.youkuaiyun.com/m0_46345246/article/details/125588238

版权

本文探讨了在UVM中m_sequencer和p_sequencer的区别，尽管它们指向同一对象，但由于类型不同导致访问权限差异。m_sequencer作为uvm_sequence_item类的成员，类型为uvm_sequencer_base，而p_sequencer为用户自定义sequencer类型。由于SystemVerilog的句柄转换规则，只有p_sequencer能访问子类对象属性。通过$cast转换，可以实现父类句柄访问子类对象属性。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

在构建复杂的sequence序列的时候，我们经常会用到m_sequencer和p_sequencer，并且在很多资料中都提到两者实际指向的是同一个对象，那么为什么要同时存在他们两个，存在一个不就够用了吗？为此，本文通过示例说明下两者之间的关系。

首先，我们先来看看“白皮书”上的一个示例。

【示例】

“白皮书”中讲解在case0_sequence中如果企图通过m_sequencer引用my_sequencer中的变量将会报错，需要通过调用宏声明p_sequencer后通过p_sequencer才能引用my_sequencer中的变量，并且还强调了了m_sequencer和p_sequencer指向同一个对象，那么为什么m_sequencer不能直接访问my_sequencer中的变量呢？这里首先需要明白，在UVM中m_sequencer句柄的类型是uvm_sequencer_base，并且定义在uvm_sequence_item类中，可以理解为其是sequence的member sequencer的简写，是uvm_sequence_item类中的一个成员（如下图），用户编写的sequence大都派生自该类。在建立sequence和sequencer关系（uvm_sequence::start()）时，该成员将指向该sequence将要运行的sequencer。