- 博客(4)
- 收藏
- 关注
RSS订阅原创 ZYNQ FPGA实验报告——带FIFO的ADDA实验
ZYNQ FPGA实验报告——带FIFO的ADDA实验带FIFO的ADDA实验实验要求实验步骤DDS IP核Clock IP核FIFO IP核ILA IP核VIO IP核程序设计比特流文件输出波形使用Matlab分析频谱并验证带FIFO的ADDA实验在ZYNQ FPGA实验报告——DDS IP、ZYNQ FPGA实验报告——ADDA测试和ZYNQ FPGA实验报告——DAC FIFO实验基础上进行。实验要求1.本实验在DAC FIFO实验的基础上完成2.把DAC输出模拟信号自环给ADC的模拟输入
2022-04-29 15:18:47
412
原创 ZYNQ FPGA实验报告——DAC FIFO实验
ZYNQ FPGA实验报告——DAC FIFO实验DAC FIFO实验实验要求实验步骤DDS IP核Clock IP核FIFO IP核ILA IP核VIO IP核程序设计比特流文件输出波形使用Matlab分析频谱并验证DAC FIFO实验在ZYNQ FPGA实验报告——DDS IP.和ZYNQ FPGA实验报告——ADDA测试.基础上进行。实验要求1.基于“DDS IP 数字波形合成DAC ” “ ADDA测试” 实验方案2.用MMCM 把 合成出100MHz的时钟，让DDS工作在100MHz时钟
2022-04-11 15:23:49
884
原创 Zynq FPGA实验报告——DDS IP
Zynq FPGA实验报告DDS IP 数字波形合成1.使用 Vivado的IPI工具，例化DDS IP2.DDS需要能够配置频率字（相位增量）3.DDS工作时钟使用PL的板载50MHz时钟4.使用ILA工具观察波形， 使用VIO设定频率字DDS IP 数字波形合成1.使用 Vivado的IPI工具，例化DDS IP在IP INTERGRATOR下点击Create Block Design,Diagram下点击+添加一个DDS Compiler。2.DDS需要能够配置频率字（相位增量）双击DDS
2022-02-13 11:13:21
2281
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人