这里写目录标题
一,同步异常的分析
在文章ARMv8-AArch64 的异常处理模型详解之异常类型 Exception types中提到过,同步异常是处理器在执行指令时产生的异常,是一种精确的,可以具体定位到是哪条指令导致异常的产生。下面笔者将介绍三个用于定位并分析同步异常产生的寄存器。
1.1 同步异常分析-异常链接寄存器ELR
在文章ARMv8-AArch64 的异常处理模型详解之异常向量表vector tables中提到过,同步异常发生时,会将产生同步异常的那条指令的地址写入ELR,所以如果想知道是哪条指令导致异常的产生,软件在处理异常时可以读取ELR中的值进行分析。
如下有一个简单的例子,假设w1中放的是一个非法地址0xff00,当CPU执行地址0x1004 上的 str w0,[w1] 指令时,发生了data abort 异常,该异常为同步异常,所以ELR的值应该是0x1004。比如系统中发生了缺页异常,非法地址0xff00没有在page table中定义mapping 关系,属于未定义的地址空间,CPU 执行0x1004上的指令后,进入data abort handler,handler里可能会将这个未定义的地址建立mapping关系,使得它可以被访问,在异常返回时,执行完ERET后,ELR上的 0x1004又被赋给PC,CPU又开始从异常发生的那个地址0x1004 开始执行,此时w1里的地址已经可以被访问,CPU可以顺利执行str w0,[w1]这条指令。
需要注意的是,如果你的data abort handler里没有对这个异常进行处理就返回,w1里的地址仍然未定义,在异常返回时,执行完ERET后,ELR上的 0x1004又被赋给PC,CPU又开始从异常发生的那个地址0x1004 开始执行,CPU就会陷入死循环,一直触发同步异常,无法退出。
0x1000 nop
0x1004 str w0,[w1]
0x1008 nop
0x100c nop
0x1010 nop
1.2 同步异常分析-异常综合寄存器ESR,Exception Syndrome Register
ESR寄存器里保存着一些异常的诊断信息,比如异常产生的原因。在进入异常后,我们可以读取对应异常等级的ESR(ESR_EL1,ESR_EL2或者ESR_EL3),通过解析各个字段的数值所表示的含义,来分析出当前异常产生的原因。
拿ESR的EC, bits [31:26]举例,这个EC字段指示了当前异常产生的原因,比如当EC == 0b100010时,按照ARM文档的描述,我们可知当前异常是因为PC未对齐(地址不以0x0 0x4 0x8 0xc结尾)。
除了EC字段,还有IL字段,从该字段可知是32-bit长度还是16bit 长度的指令导致的异常:
1.3 同步异常分析-错误地址寄存器FAR,Fault Address Register
FAR寄存器将为一些同步异常保存导致异常发生的地址,包括如下同步异常:
-
指令中止异常(Instruction Abort exceptions), 此时ESR寄存器的EC 值为0x20 或者0x21,
-
数据中止异常,Data Abort exceptions, 此时ESR寄存器的EC 值为0x24 或者 0x25:
-
PC对齐错误异常,PC alignment fault exceptions,此时ESR寄存器的EC 值为0x22。
-
调试异常的观察点异常,Watchpoint exceptions,此时ESR寄存器的EC 值0x34 或者0x35:
FAR寄存器中的保存的地址是指令获取或数据访问时,导致指令或数据中止的异常的地址。
二, 同步异常的处理示例 Synchronous exception handling
假设有这么一个场景:执行在EL0的AArch32 应用程序需要向执行在EL1的AArch64 操作系统请求一个堆的内存分配,它需要执行一个SVC指令,产生一个SVC同步异常,这将发生如下事件:
- 当前的处理器状态PSTATE将会保存到SPSR_EL1中。
- 产生异常指令(SVC)的下一条指令的地址将会被写入到ELR_EL1中。
- 异常诊断信息(导致异常发生的原因)将会被记录到ESR_EL1寄存器中。
- 目标执行状态取决于HCR_EL2.RW 位。
- 当前的处理器状态PSTATE将会被更新:异常等级将会切到EL1,执行状态更行到AArch64
- PC将会跳转到VBAR_EL1+ 600的异常向量,因为是同步异常,有来自低异常等级的异常等级切换,并且低的异常等级为AArch32,所以根据异常向量的选择要求,将选择VBAR_EL1+ 600处的异常向量作为异常处理器。
- 在top exception handler中,在进行异常处理前,当前处理器的寄存器上下文将会被压入到SP_EL1中。
- 在top exception handler中,根据ESR中的信息,知道当前异常为SVC异常,所以跳转到指定的SVC异常处理函数中。
- 在SVC异常处理函数执行完成后,回到top exception handler。
- 在top exception handler中,将之前压入到SP_EL1中的寄存器上下文恢复,并执行ERET指令。
- ERET指令包括两个步骤:将SPSR_EL1的值恢复到PSTATE中(包括异常等级为EL0,执行状态为AArch32),然后将ELR_EL1中的值写入到PC中。
以上就是执行SVC指令从EL0进入到EL1进行异常处理,然后返回的一般流程。
上述场景还尚未考虑到安全状态的切换,如果是EL0+AArch32+Non-secure状态下,要进入到EL1+AArch64+secure状态进行某些操作,则处理流程将更加复杂。之前的文章提到过,Secure状态的切换必须经过EL3,所以要想实现此操作,中间还需要执行SMC指令进入到EL3。
三, 异步异常的分析
同步异常又叫精确异常,因为我们可以定位到是CPU执行了哪条指令后触发的异常。但是异步异常不一样,CPU在正常执行指令的时候,外部突然来了一个错误信号,打断了CPU的正常运行,这种异常是异步异常。即使知道是哪条指令触发的异步异常,CPU响应异常,并把PC保存到ELR的时间节点仍不可确定。
同样是这个例子,CPU执行0x1004 地址上的str w0,[w1]指令后,可以触发一个异步异常送给CPU,这个异步异常可以是一个中断,也可以是访问一个SOC上的非法地址,bus上返回的bus error给CPU,这种通常是SError。发生异步异常,被CPU响应这个过程需要时间,CPU可能已经执行了好几个指令才响应这个异步异常,所以响应异步异常的时候,CPU的PC可能在0x1008 ,0x100c ,0x1010 或者往后的任何一个地方都有可能。
所以即使我们知道0x1004 上的指令会触发异步异常,在我们在异步异常的handler里看到的ELR上保存的地址也不是0x1004 。
0x1000 nop
0x1004 str w0,[w1]
0x1008 nop
0x100c nop
0x1010 nop
四, 异步异常的处理示例 Asynchronous exception handling
异步异常,比如中断,是来自处理器外部的信号,或者SError,来自内存系统的错误反馈。ARM没有规定异步异常应该什么时候发生,并且,关于异步异常与同步异常的优先级问题,如果同步异常和异步异常同时发生,那么处理器先处理哪一个,这个是由处理器的具体实现定义的。
假设有这么一个场景:当处理器在EL0 AArch32状态下执行用户程序时,发生了一个IRQ中断,假设HCR_EL2 和 SCR_EL3都以及被配置成将当前IRQ中断路由到EL1 AArch64状态下处理,下图为该中断的处理流程:
- 当前的处理器状态PSTATE将会保存到SPSR_EL1中。
- 中断发生时,第一条未被执行完成的指令的地址将会被写入到ELR_EL1中。
- 异常诊断信息(导致异常发生的原因)将会被记录到ESR_EL1寄存器中。
- 目标执行状态取决于HCR_EL2.RW 位。
- 当前的处理器状态PSTATE将会被更新:异常等级将会切到EL1,执行状态更行到AArch64
- PC将会跳转到VBAR_EL1+ 0x680的异常向量,因为是IRQ中断,有来自低异常等级的异常等级切换,并且低的异常等级为AArch32,所以根据异常向量的选择要求,将选择VBAR_EL1+ 0x680处的异常向量作为异常处理器。
- 在top exception handler中,在进行异常处理前,当前处理器的寄存器上下文将会被压入到SP_EL1中。
- 在top exception handler中,跳转到指定的IRQ异常处理函数中。
- 在IRQ处理函数执行完成后,回到top exception handler。
- 在top exception handler中,将之前压入到SP_EL1中的寄存器上下文恢复,并执行ERET指令。
- ERET指令包括两个步骤:将SPSR_EL1的值恢复到PSTATE中(包括异常等级为EL0,执行状态为AArch32),然后将ELR_EL1中的值写入到PC中。
以上就是进行IRQ中断异常处理,然后返回的一般流程。需要注意的是,处理器或者说是IRQ handler并没有能力判断中断源,只是收到了IRQ中断信号,并开始IRQ中断处理。至于具体的中断源判断、中断优先级以及中断属性(edge/level, secure/non-sercure)配置的工作,由GIC来完成。通过读取GIC的IAR(Interrupt Acknowledge Registers)寄存器,处理器可以知道当前中断源的中断号。一旦中断被处理完成,处理器可以配置GIC的EOIR(End of Interrupt Register)寄存器,来通知GIC当前中断已经被处理完成,并且该中断的状态也随即会变成inactive。