System Verilog学习笔记（十五）——包的使用

System Verilog学习笔记（十五）——包的使用

为了使得可以在多个模块或者类之间共享用户定义类型，SV添加了包（package）。用户自定义的类型例如类、方法、变量、结构体、枚举类型等都可以在package…endpackage中定义。

package pkg_a;
	class packet_a;
	endclass
endpackage

module tb;
	class packet_tb;
	endclass
	initial begin
		packet_tb ptb=new();
	end
endmodule

• module、interface、class等可以使用包中定义或者声明的内容
• 可以通过域的索引符::号直接引用
• 可以指定索引一些需要的包中定义的类型到指定的容器中
• 通过通配符*来将包中所有的类别导入到指定容器中