DDR
文章平均质量分 85
桌上的墨水
搬砖也是艺术,用一种微不足道的力量去让世界更美好
展开
专栏收录文章
- 默认排序
- 最新发布
- 最早发布
- 最多阅读
- 最少阅读
-
GDDR6总结(2)-mem接口(配置和数据)
摘要:GDDR6相比LPDDR5增加了CABI和EDC等专用接口,以应对超高数据速率(16-24Gbps)下的信号完整性挑战。CABI通过反转命令/地址总线信号减少同步开关噪声,EDC提供16位校验码检测数据传输错误。GDDR6要求更严格的阻抗控制(±3%),并支持伪通道模式,两个通道共享部分CA引脚。通过MRS命令可配置MR寄存器,实现颗粒初始化、训练及读写控制。原创 2025-10-18 12:00:00 · 692 阅读 · 0 评论 -
GDDR6总结(1)-背景及优劣
GDDR6显存技术解析:采用双16位独立通道设计,工作频率12-16Gbps,支持16n预取架构,单颗带宽达24-32GB/s。相比前代GDDR5X,GDDR6通过伪通道模式和x8-Clamshell模式优化了内存管理,提升并行读写能力。其双通道特性类似HBM2,但采用共享时钟设计,支持QDR/DDR双模式运行。这些改进使GDDR6在保持高带宽优势的同时,显著提升了大型GPU的内存容量和访问效率。原创 2025-10-17 19:00:00 · 784 阅读 · 0 评论 -
LPDDR4x 的 学习总结(4) - SDRAM chip的组织结构
基于cell组合起来的DRAM组织结构原创 2023-03-05 16:04:25 · 1509 阅读 · 2 评论 -
LPDDR4x 的 学习总结(3) - SDRAM基本功能
介绍array周边的电路,对DDR的基本读写操作的相关功能模块的理解。即通过哪些模块可以实现对ddr的基本读写原创 2023-03-05 15:56:43 · 1369 阅读 · 0 评论 -
LPDDR4x 的 学习总结(2) - SDRAM array结构浅识
在进行一次读取操作的过程中,Access Transistor 导通后,由于 Bitline 和 Storage Capacitor 端的电压不一致,会导致 Storage Capacitor 中存储的电荷量被改变。它主要的功能就是将 Storage Capacitor 存储的信息转换为逻辑 1 或者 0 所对应的电压,并且呈现到 Bitline 上。Cell的电容上的电荷水平决定了该特定位是逻辑上的“1”还是“0”-电容中电荷的存在表示逻辑上的“1”,电荷的缺失表示逻辑上的“0”。原创 2023-03-05 15:06:35 · 1730 阅读 · 0 评论 -
LPDDR4x 的 学习总结(1) - 存储体的浅识
DDR的运行电压(工作电压)相比DDR的标准电压要低,从第一代LPDDR到如今的LPDDR4,每一代LPDDR都使内部读取大小和外部传输速度加倍。而DDR4最重要的使命是提高频率和带宽,每个针脚都可以提供2Gbps(256MB/s)的带宽,拥有高达4266MT/s的频率,内存容量最大可达到128GB,运行电压正常可降至1.1V~1.2V。主要是价格和容量,决定了 DDR 在市场的应用定位。比LPDDR4的电压更低,把电压降低50%,电压从1.1V降低到0.61V。,频率更高、电压更低的同时卻也。原创 2023-03-05 15:02:27 · 2617 阅读 · 0 评论
分享