liycstart的博客

基于cell组合起来的DRAM组织结构

介绍array周边的电路,对DDR的基本读写操作的相关功能模块的理解。即通过哪些模块可以实现对ddr的基本读写

在进行一次读取操作的过程中，Access Transistor 导通后，由于 Bitline 和 Storage Capacitor 端的电压不一致，会导致 Storage Capacitor 中存储的电荷量被改变。它主要的功能就是将 Storage Capacitor 存储的信息转换为逻辑 1 或者 0 所对应的电压，并且呈现到 Bitline 上。Cell的电容上的电荷水平决定了该特定位是逻辑上的“1”还是“0”-电容中电荷的存在表示逻辑上的“1”，电荷的缺失表示逻辑上的“0”。

DDR的运行电压（工作电压）相比DDR的标准电压要低，从第一代LPDDR到如今的LPDDR4，每一代LPDDR都使内部读取大小和外部传输速度加倍。而DDR4最重要的使命是提高频率和带宽，每个针脚都可以提供2Gbps（256MB/s）的带宽，拥有高达4266MT/s的频率，内存容量最大可达到128GB，运行电压正常可降至1.1V~1.2V。主要是价格和容量，决定了 DDR 在市场的应用定位。比LPDDR4的电压更低,把电压降低50%，电压从1.1V降低到0.61V。，频率更高、电压更低的同时卻也。