内存屏障

节录自笔者的《Linux内核原理》部分章节，章节编号不做重新梳理了。

15.1 内存屏障

15.1.1 背景

现代超标量处理器拥有多级流水线的设计，其中派遣，发射，执行或者写回等环节均可能是乱序（Out of order）设计的。编译汇编后的指令序列不一定按照预期的顺序执行。另外，多处理器的计算机还要面临内存一致性的问题。

为了应对这些问题，CPU提供了内存屏障（Memory Barrier）指令，操作系统也会提供封装这些指令的API给内核程序使用。本文主要简析这些指令以及相关的API的设计与实现。

程序编译阶段的乱序优化相关的屏障方式不在本文讨论范围。

涉及代码的部分基于5.15.133版本Linux内核。

15.1.2 架构实现

笔者主要关注ARM架构和RISC-V架构的处理器实现。本文暂且仅讨论ARMv8架构的实现。RISC-V架构的实现留待今后讨论。

ARMv8架构有三个内存屏障功能的指令D