ARMv8架构L3页表属性

原创

于 2024-10-19 16:22:11 发布 · 815 阅读

16 ·

CC 4.0 BY-SA版权

文章标签：

#arm

L3页表的格式是这样的：

（截图自ARMv8手册）

可以看到页表有Upper attributes和Lower attributes。下面将这些属性进行汇总。

编号	位	属性	描述
1	bits[62:59]	PBHA （Page-based hardware attributes bits）	基于页面的硬件属性，没有实现ARMv8.2 TTPBHA的话，直接忽略。
2	bit[54]

最低0.47元/天解锁文章

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

liqb365

关注关注

16
点赞
踩
16

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

专栏目录

armv8/armv9页表属性(page descriptor)的详细介绍

baron-周贺贺-代码改变世界ctw

03-19

3219

stage1的页表属性（Attribute fields in stage 1 VMSAv8-64 Block and Page descriptors） PBHA, bits[62:59] ：for FEAT_HPDS2 XN or UXN, bit[54] ： Execute-never or Unprivileged execute-never PXN, bit[53] ：Privileged execute-never Contiguous, bit[52] ： translation tab

MMU之PBHA(page based hardware attributes)的介绍

baron-周贺贺-代码改变世界ctw

11-14

1408

基于页面的硬件属性 (PBHA：page based hardware attributes) 是一项可选的、由实现定义的功能。它允许软件在转换表中设置最多四位，然后通过事务通过内存系统传播这些位，并可在系统中用于控制系统组件。这些位的含义特定于系统设计。有关如何设置和启用转换表中的 PBHA 位的信息，请参阅《Arm® Architecture Reference Manual Armv8, for A-profile architecture》。禁用时，在总线上传播的 PBHA 值为 0。

参与评论您还未登录，请先登录后发表或查看评论

armv8 mmu 内存页表属性

Do one thing at a time, and do well.

09-06

8655

armv8中的页表项 D5.3 VMSAv8-64 translation table format descriptors In general, a descriptor is one of:页表项的4种类型 • An invalid or fault entry.有效的或者无效的页表项 • A table entry, that points to the next-level translation table.指向下一级的页表项 • A block entry, that defi...

ARM-A架构入门基础（三）MMU

In_engineer的博客

12-01

1904

ARM-A架构之MMU学习

[A-11]ARMv8/ARMv9-Memory-多级页表架构

基层架构师的分享

09-22

1299

本文介绍了ARM体系下多级页表架构的基本原理。

[A-10]ARMv8/ARMv9-Memory-页表的概念和使用场景

基层架构师的分享

09-16

1005

本文着重介绍了页表的基本概念。

【置顶】ARMv8/ARMv9架构入门到精通-[目录]

baron-周贺贺-代码改变世界ctw

06-30

2万+

周贺贺，baron，代码改变世界，coding_the_world，Arm精选，arm_2023，安全启动，加密启动 optee、ATF、TF-A、Trustzone、optee3.14、MMU、VMSA、cache、TLB、arm、armv8、armv9、TEE、安全、内存管理、页表，Non-cacheable,Cacheable, non-shareable,inner-shareable,outer-shareable, optee、ATF、TF-A、Trustzone、optee3.14、MMU、V

armv8 memory translation table descriptor

ahr7882的博客

02-07

1035

上一节大致给出了descriptor的结构，这篇细致分析各个field： 1) Table Descriptor：stage2中不包含任何的attribute的field，每个level中的descriptor高位作为下一个level的attr配置。　　　　　　NSTable，bit[63]，定义subsequent lookup的secure state 　　APTabl...

【AMBA】ARM总线-APB/AHB/AXI介绍

kissdragan的博客

05-02

5967

什么是总线？首先，在学习AMBA总线之前，我们先对总线下一个定义。根据维基百科的定义：总线（Bus）是指计算机组件间规范化的交换数据（data）的方式，即以一种通用的方式为各组件提供数据传送和控制逻辑。根据chatgpt的解释：总线（Bus）是计算机中用于传输数据、地址和控制信号的一组共享的物理电线或逻辑路径。通过总线，不同的组件和设备可以相互通讯，并进行数据交换。计算机系统中的总线可以分为多种类型，如地址总线、数据总线、控制总线等，它们都有各自的作用和特点。

ARMv8/ARMv9页表属性的详细介绍

CodeMaven的博客

09-13

383

总结起来，ARMv8和ARMv9页表属性提供了丰富的配置选项，可以实现对虚拟内存的灵活管理。通过设置访问权限、内存类型和映射属性，我们可以对页面的访问行为、内存特性和映射关系进行精确控制，以满足不同嵌入式系统的需求。在ARMv8和ARMv9中，页表属性用于描述页表项的特征和行为。通过设置不同的映射属性，可以实现对不同大小页面的映射和管理。通过设置不同的内存类型属性，可以对内存访问行为进行优化，并实现对内存的灵活管理。通过设置不同的物理地址、虚拟地址和属性，可以实现对页表的灵活配置。参数表示页表项的属性。

《从0开始写一个微内核操作系统》4-关于mmu

GoolyOh的专栏

11-02

1282

《从0开始写一个微内核操作系统》

ARM-translation table walk

weixin_47191387的博客

12-28

4343

目录ARM-translation table walkqcom sm8350平台的相关配置qcom sm8350 page levels and translation gurad sizeVMSAv8-64 translation table format descriptorstrace32解析的qcom 8350的一个 translation table walk ARM-translation table walk 本文主要讨论 1.是指MMU查询页表的过程。 2.页表的解析。 3.页表属性等等

Linux页表与ARM硬件页表

深海

07-31

2191

Linux页表与ARM硬件页表说明ARM二级页表映射关系说明 Kernel版本：4.0.0 ARM处理器，Contex-A9，QEMU平台内核初始化arm页表的内容，low_memory映射过程，之前也大概写了。但是在arm平台中，引入了硬件页表、linux页表的概念，本文描述为何要这样处理，以及内核、arm硬件页表属性进行说明。参考书籍《奔跑吧Linux内核：基于Linux4.x内核源代码问题分析》2.2.1 ARM32页表映射。 ARM二级页表映射关系 Linux中ARM32位架构采用

【CA55 TRM笔记】MMU

Hacker

03-10

1402

文章目录1 MMU1.1 MMU main functions1.2 AArch32 vs. AArch641.3 TLB organization1.3.1 L1 TLB1.3.2 L2 TLB1.3.3 IPA Cache RAM1.3.4 Walk Cache RAM1.4 TLB match process1.5 Translation table walks2 L1 memory system3 L2 memory system 1 MMU 1.1 MMU main functions 控制.

A9芯片的mmu知识---Information returned by a translation table lookup

大海蓝天的专栏

11-20

1453

当进行一次MMU的translation过程时，不管是通过tlb查到的translation table descriptor,还是通过TTW查到的translation table descriptor,都会返回两种信息，一种是想要查询的物理地址，一种是这个物理地址的一些属性。这些属性被分成三类， 0b00 , InvalidThe associated VA is unmapped, and

armv8 汇编绝对地址赋值_ARM指令系统总结

weixin_33425215的博客

01-17

1292

。便于书写有些我就直接从课件上COPY~啦。1 首先记住他的语法格式。补充些助记符的英文缩写，我相信那就好记多啦，嘻嘻，请叫我雷锋花。这一段大家可以省略，留没事的时候翻两下，楼主也是这样做的，嘻嘻，，，(1.通用数据传送指令.MOV----> moveMOVSX---->extended move with signdataMOVZX---->extendsd move with...

ARMv8(aarch64)页表建立过程详细分析

最新发布

08-12

<think>我们正在讨论ARMv8架构中的页表项（Descriptor）格式类型。根据ARMv8架构参考手册，页表项（也称为描述符）主要分为以下几种类型： 1. **无效描述符（Invalid Descriptor）**：表示该描述符无效，访问该地址范围将触发异常。 2. **块描述符（Block Descriptor）**：用于描述大块内存（如1GB或2MB），直接指向物理地址块，无需下一级页表。 3. **表描述符（Table Descriptor）**：指向下一级页表的基地址，用于多级页表结构。 4. **页描述符（Page Descriptor）**：在最后一级页表中使用，描述4KB、16KB或64KB的页面。此外，在ARMv8.1及更高版本中，还引入了连续位（Contiguous bit）以支持大页的连续映射优化。下面我们将详细解释每种描述符的格式及其字段含义。 --- ### 一、页表项通用格式所有类型的页表项都遵循相同的位字段布局（以64位为例）： ``` 63 52 51 48 47 12 11 2 1 0 | 高位属性 | 保留/属性 | 输出地址 | 属性 | 类型 | ``` - **类型字段（Type Field）[1:0]**：决定描述符类型 - `0b00`：无效描述符 - `0b01`：块描述符（或页描述符，取决于层级） - `0b11`：表描述符 - **属性字段（Attribute Fields）**：包括内存类型、访问权限等 --- ### 二、描述符类型详解 #### 1. 无效描述符（Invalid Descriptor） - **识别标志**：`[1:0] = 0b00` - **触发条件**：当MMU遍历页表遇到此类描述符时，会产生**转换错误（Translation Fault）**。 #### 2. 块描述符（Block Descriptor） - **识别标志**：`[1:0] = 0b01` - **适用层级**：通常用于L0/L1/L2级页表（具体取决于页大小配置） - **字段结构**： ``` 63 52 51:48 47:30/21 29:21 20:12 11:2 1:0 | 高位属性 | 保留 | 输出地址高位 | 保留 | 属性 | 0b01 | ``` 其中： - 输出地址字段（Output Address）直接指向物理内存块的基址（对齐到块大小） - 属性字段包括： - `AP[2:0]`：访问权限（用户/内核读写权限） - `SH[1:0]`：共享属性（非共享/内部共享/外部共享） - `AttrIndx[2:0]`：指向`MAIR_ELx`寄存器的内存属性索引 - `NS`：安全位（Non-secure） - 其他控制位（如Contiguous bit） #### 3. 表描述符（Table Descriptor） - **识别标志**：`[1:0] = 0b11` - **作用**：指向下一级页表的基地址 - **字段结构**： ``` 63 52 51:48 47:12 11:2 1:0 | 高位属性 | 保留 | 下一级页表基址 | 属性 | 0b11 | ``` 其中： - 下一级页表基址（Next-level Table Address）必须是4KB对齐的 - 属性字段包括： - `PXNTable`/`XNTable`：禁止下级页表可执行权限 - `APTable`：下级页表访问权限控制 #### 4. 页描述符（Page Descriptor） - **识别标志**：`[1:0] = 0b01`（在最后一级页表中） - **适用层级**：仅用于最后一级页表（L3） - **字段结构**：与块描述符类似，但地址字段对应页大小（4KB/16KB/64KB） - **特殊属性**： - `Contiguous`位：若设置为1，表示此页属于连续页块，可优化TLB性能 --- ### 三、关键属性字段详解 1. **访问权限（AP[2:0]）** 控制用户/内核模式下的读写权限： | AP[2:1] | 特权模式 | 用户模式 | |---------|----------|----------| | 00 | 无访问 | 无访问 | | 01 | 只读 | 无访问 | | 10 | 只读 | 只读 | | 11 | 读写 | 读写 | 2. **内存属性索引（AttrIndx[2:0]）** 指向`MAIR_ELx`寄存器中预定义的内存类型（如设备内存/普通内存）。 3. **执行权限（XN/UXN/PXN）** - `XN`：禁止执行（eXecute Never） - `UXN`：用户模式禁止执行 - `PXN`：特权模式禁止执行 --- ### 四、示例：4KB页描述符格式以最常见的4KB页为例，其页描述符格式如下： ``` 63 52 51:48 47:12 11:10 9:8 7:6 5:4 3:2 1:0 | 保留 | 保留 | 物理页基址 | 保留 | SH | AP | AttrIndx | 其他 | 0b01 ``` - **物理页基址[47:12]**：36位物理页基址（4KB对齐） - **AttrIndx[4:2]**：在页描述符中实际位于[4:2]位，选择`MAIR_ELx`中的属性 > **注**：实际字段位置可能因页大小和层级变化，需参考具体配置[^1][^2]。 --- ### 五、连续位（Contiguous Bit）优化 - **位置**：页表项的第52位（`TCR_ELx.HD`使能后） - **作用**：当多个连续页表项指向物理连续的页面时，设置此位可将它们合并为一个大TLB条目，减少TLB miss次数[^3]。 --- ### 权威参考 [^1]: ARMv8-A Architecture Reference Manual, Chapter D5.3 "Descriptor formats" [^2]: ARM Cortex-A Series Programmer's Guide, Section 12.4 "Translation tables" [^3]: ARMv8-A Architecture Reference Manual, Chapter D5.10 "Contiguous block entries" --- §§相关问题§§ 1. 如何通过`MAIR_ELx`寄存器配置设备内存的属性？ 2. TLB维护指令在什么场景下必须使用？ 3. 多核系统中如何保证TLB一致性？ 4. ARMv8的地址转换故障如何与Linux的缺页处理交互？ 5. 在ARMv8中如何配置大页（如1GB）映射？</think>### ARMv8页表项（Descriptor）格式类型详解 ARMv8架构的页表项（Descriptor）是内存管理的核心数据结构，用于描述虚拟地址到物理地址的映射关系和内存属性。根据ARMv8规范，页表项主要分为四种类型： --- #### 一、页表项类型概览 | 类型 | 标志位[1:0] | 作用场景 | 特点 | |------------------|-------------|------------------------|--------------------------| | **无效描述符** | 0b00 | 任何层级 | 表示未映射区域 | | **块描述符** | 0b01 | L0/L1/L2层级 | 直接映射大块物理内存 | | **表描述符** | 0b11 | L0/L1/L2层级 | 指向下级页表 | | **页描述符** | 0b01 | L3层级（最终映射层） | 映射4KB/16KB/64KB页面 | --- #### 二、各类型详解 ##### 1. 无效描述符（Invalid Descriptor） - **二进制标识**：`[1:0] = 0b00` - **触发行为**： - 访问该地址范围时产生**转换错误（Translation Fault）** - 常见于未分配的虚拟地址区域 - **典型应用**： ```c // 创建未映射区域（如进程地址空间中的空洞） page_table[entry] = 0x0; // 设置全0表示无效 ``` ##### 2. 块描述符（Block Descriptor） - **二进制标识**：`[1:0] = 0b01` - **映射粒度**： - L0级：512GB块（仅52位地址） - L1级：1GB块 - L2级：2MB块 - **关键字段**： ``` 63 52 51:48 47:30 29:21 20:12 11:2 1:0 | 高位属性 | 保留 | 输出地址 | 保留 | 属性 | 0b01 | ``` - **输出地址[47:30]**：物理块基址（2MB对齐） - **属性字段**： - `AP[2:0]`：访问权限（用户/内核读写） - `SH[1:0]`：共享属性 - `AttrIndx[2:0]`：指向`MAIR_ELx`的内存类型索引 - `AF`：访问标志（Access Flag） - `nG`：非全局（Non-Global）标记 ##### 3. 表描述符（Table Descriptor） - **二进制标识**：`[1:0] = 0b11` - **作用**：指向下级页表的物理基址 - **关键字段**： ``` 63 52 51:48 47:12 11:2 1:0 | 高位属性 | 保留 | 下级页表基址 | 属性 | 0b11 | ``` - **下级页表基址[47:12]**：4KB对齐的物理地址 - **属性字段**： - `PXNTable`：禁止下级页表可执行（Privileged Execute Never） - `UXNTable`：用户模式禁止执行（User Execute Never） - `APTable`：下级页表访问权限控制 ##### 4. 页描述符（Page Descriptor） - **二进制标识**：`[1:0] = 0b01`（仅在L3级） - **映射粒度**： - 4KB页（标准） - 16KB/64KB页（需特殊配置） - **关键字段**： ``` 63 52 51:48 47:12 11:10 9:8 7:6 5:4 3:2 1:0 | 保留 | 保留 | 物理页基址 | 保留 | SH | AP | AI | 保留 | 0b01 ``` - **物理页基址[47:12]**：物理页起始地址（4KB对齐） - **属性字段**： - `AP[1:0]`：访问权限（`0b11`=读写，`0b10`=只读） - `SH[1:0]`：共享属性（`0b10`=内部共享，`0b11`=外部共享） - `AttrIndx[2:0]`：内存类型索引（指向`MAIR_ELx`） --- #### 三、关键属性详解 ##### 1. 访问权限（AP字段） | AP[2:0] | 特权模式 | 用户模式 | 典型应用 | |---------|----------|----------|-------------------| | 0b000 | 无访问 | 无访问 | 保护区域 | | 0b001 | 读写 | 无访问 | 内核数据区 | | 0b011 | 读写 | 只读 | 共享库代码段 | | 0b111 | 读写 | 读写 | 用户堆/栈 | ##### 2. 内存类型（通过AttrIndx索引） ```armasm ; 配置MAIR_EL1寄存器示例 MOV x0, #0xFF ; 属性0: 普通内存(回写缓存) ORR x0, x0, #0x04 << 8 ; 属性1: 设备内存(非缓存) MSR MAIR_EL1, x0 ; 写入寄存器 ``` - 索引0对应`MAIR_EL1[7:0]` - 索引1对应`MAIR_EL1[15:8]` ##### 3. 连续位（Contiguous Bit） - **位置**：页表项第52位 - **作用**：标记连续物理页，合并TLB条目 - **启用条件**：`TCR_EL1.HD`=1且相邻页表项满足： 1. 相同内存属性 2. 连续物理地址 3. 相同权限设置 --- #### 四、Linux内核中的实现示例 ```c // arch/arm64/mm/mmu.c (Linux内核源码) static void init_pte(pmd_t *pmdp, unsigned long addr, unsigned long end, phys_addr_t phys) { pte_t *ptep = pte_set_fixmap(pmdp); do { pte_t old_pte = READ_ONCE(*ptep); pte_t new_pte = pfn_pte(__phys_to_pfn(phys), PAGE_KERNEL); if (pte_none(old_pte)) set_pte(ptep, new_pte); // 设置页描述符 phys += PAGE_SIZE; } while (ptep++, addr += PAGE_SIZE, addr != end); pte_clear_fixmap(); } ``` > **注**：ARMv8.1引入的**硬件管理访问标志（FEAT_HAFD）** 可通过`PTE_AF`位自动置位，减少缺页中断[^1][^3]。 --- ### 权威参考 [^1]: ARMv8-A Architecture Reference Manual, Chapter D5.3 "Descriptor formats" [^2]: ARM Cortex-A Series Programmer's Guide, Section 12.4 "Translation tables" [^3]: Linux Kernel Documentation: Documentation/arm64/memory-model.rst ---