FPGA Verilog HDL 系列实例--------多位数值比较器

最新推荐文章于 2025-10-14 16:03:40 发布

转载最新推荐文章于 2025-10-14 16:03:40 发布 · 1.7w 阅读

FPGA学习专栏收录该内容

47 篇文章

订阅专栏

本文详细介绍了VerilogHDL中如何设计实现多位数比较器，包括其工作原理、真值表及Verilog代码实现。

Verilog HDL 之多位数值比较器

一、原理

　　在数值系统中，特别是在计算机中都具有运算功能，一种简单的运算就是比较它们的大小。数值比较器就是对两数A、B进行比较，以判断其大小的逻辑电路。

　　　　　　　　　　　　　　　　　　表1.1 多位比较器真值表

二、实现

在设计文件中输入Verilog代码

 1   `timescale 1 ns / 1 ps
 2 
 3 module compare3 ( Y ,A ,B );
 4 
 5 input [3:0] A ;
 6 wire [3:0] A ;
 7 input [3:0] B ;
 8 wire [3:0] B ;
 9 
10 output [2:0] Y ;
11 reg [2:0] Y ;
12 
13 always @ ( A or B )
14     begin 
15         if ( A > B ) 
16             Y <= 3'b001;
17         else if ( A == B)
18             Y <= 3'b010;
19         else 
20             Y <= 3'b100;
21       end
22 endmodule