19 MDIO 接口读写以太网PHY寄存器

lf282481431

已于 2024-09-18 13:46:59 修改

阅读量2.4k

点赞数 32

分类专栏： FPGA开发入门文章标签：网络

于 2024-09-16 15:17:04 首次发布

本文链接：https://blog.youkuaiyun.com/lf282481431/article/details/142025397

版权

以太网概述

以太网（Ethernet）是应用最普遍的局域网技术。IEEE组织的 IEEE 802.3标准制定了以太网的技术标准，它规定了包括物理层的连线、电子信号和介质访问层协议的内容。以太网凭借其成本低、通信速率高、抗干扰性强等优点被广泛应用在网络远程监控、交换机、工业自动化等对通信速率要求较高的场合。
以太网的可分为标准以太网（10Mbit/s）、快速以太网(100Mbit/s)和千兆以太网（1000Mbit/s），随着以太网技术的飞速发展，市场上也出现了万兆以太网（10Gbit/s），它扩展了 IEEE802.3 协议和 MAC 规范，使其技术支持 10Gbit/s 的传输速率。

以太网电路框图

一个典型的网络通信电路如下图所示
在这里插入图片描述
它包括MAC、PHY、以太网接口三个部分

MII接口、GMII接口、RGMII 接口

MAC 的一侧会根据具体的速率和接口模式提供GMII、RGMII、MII、RMII 等多种并行接口，以下将分别介绍MII、GMII、RGMII 这 3 种接口。
MII 接口：MII 接口应用于 100Mbps 和 10Mbps 以太网模式下，其接口信号连接关系及各信号的介绍如下
在这里插入图片描述

GMII 接口：GMII 接口应用于 1000Mbps 以太网模式下，其接口信号连接关系及各信号的介绍如下

RGMII 接口：RGMII 即是 GMII 的简化版本，将接口信号线数量从 24 根减少到 14 根，时钟频率仍旧为 125MHz，TX/RX 数据宽度从 8 位变为 4 位，RGMII 接口信号连接关系及各信号的介绍如下
在这里插入图片描述

MII、GMII、RGMII 接口对比：

MDIO接口

MAC 和 PHY 芯片还有一个配置接口，即 MDIO 接口，通过它可以配置 PHY 芯片的工作模式以及获取 PHY 芯片的若干状态信息（PHY 芯片内部包含一系列寄存器，通过这些寄存器来配置 PHY 芯片的工作模式以及获取 PHY 芯片的若干状态信息，如连接速率、双工模式、自协商状态等）。
MAC 和 PHY 连接示意图如下图所示：
在这里插入图片描述
MDIO 接口的读写通信帧格式如下图所示：

Preamble：32 位前导码，由 MAC 端发送 32 位逻辑“1”，用于同步 PHY 芯片。
ST（Start of Frame）：2 位帧开始信号，用 01 表示。
OP（Operation Code）：2 位操作码，读：10 写：01。
PHYAD（PHY Address）：5 位 PHY 地址，用于表示与哪个 PHY 芯片通信，因此一个 MAC 上可以连接多个 PHY 芯片。
REGAD（Register Address）：5 位寄存器地址，可以表示 32 个寄存器。
TA（Turnaround）：2 位转向，在读命令中，MDIO 在此时由 MAC 驱动改为 PHY 驱动，在第一个 TA位，MDIO 引脚为高阻状态，第二个 TA 位，PHY 将 MDIO 引脚拉低，准备发送数据；在写命令中，不需要 MDIO 方向发生变化，MAC 固定输出 2’b10，随后开始写入数据。
DATA：16 位数据，在读命令中，PHY 芯片将对应的 PHYAD 的 REGAD 寄存器的数据写到 DATA中；在写命令中，PHY 芯片将接收到的 DATA 写入 REGAD 寄存器中。需要注意的是，在 DATA 传输的过程中，高位在前，低位在后。
IDLE：空闲状态，此时 MDIO 为无源驱动，处于高阻状态，但一般用上拉电阻使其上拉至高电平。
MDIO 接口读时序图如下图所示：
在这里插入图片描述
MDIO 接口写时序图如下图所示：

以太网接口

以太网接口类型有 RJ45接口、RJ11 接口（电话线接口）、SC 光纤接口等，其中 RJ45 接口是我们现在最常见的网络设备接口。
在这里插入图片描述
RJ45 接口定义以及各引脚功能在不同通信速率下的定义有区别，如下分别是10M/100M 通信速率下的定义和1000M 的通信速率下的定义

YT8531 PHY地址和常用寄存器

PHY 地址

YT8531 芯片的 PHY 地址由 PHYAD0、PHYAD1 和 PHYAD2 引脚决定，可以通过硬件电路设置 PHYAD[2:0]引脚为上拉或者下拉，即分配为高低电平（0 或 1）从而表示不同的地址。
在这里插入图片描述

从原理图上可以看出，以太网 PHY 芯片 PHYAD2 接上拉电阻，PHYAD1 和 PHYAD0 接下拉电阻，因此 PHY 地址为 5’h04。

PHY 复位

YT8531 芯片复位后，PHY 内部寄存器的数据会恢复默认的状态，并且重新开始和 MAC 进行自协商。YT8531 支持两种复位方式，一种是硬件复位，另外一种是软件复位。硬件复位时通过 PHY_RST_N引脚实现对 PHY 芯片的复位，当 PHY_RST_N 引脚持续 10ms 的低电平时，即可实现对 PHY 芯片的复位。软件复位通过向寄存器地址 0x00 的 Bit[15]写入 1 进行复位，并且在完成复位后，该位会自动清零。

寄存器

YT8531 共有 22 位寄存器，其中常用的主要有3个：基本控制寄存器、基本状态寄存器、特定状态寄存器。

基本控制寄存器(Basic Control Register，Address 0x00)，简写为：BCR，用于芯片的复位和其它功能的控制，各个位的说明如下图所示：

部分常用位的说明如下：
Bit[15]：软件复位，1：PHY 复位 0：正常模式；
Bit[14]：内部环回模式，1：内部环回模式 0：正常模式；
Bit[6] Bit[13]：选择网速带宽只有在自动协商使能不开启的情况下有效，10：1000Mb/s 01：100Mb/s 00：10Mb/s；

最低0.47元/天解锁文章